دسترسی همگانی(OPAC) نام کتابخانه در اوپک

تحلیل و طراحی مبدل زمان به دیجیتال کم‌توان مبتنی بر دو اسیلاتور حلقه Vernier (1397) / بیات ، سمانه، نویسنده
نوع مدرک:متون چاپی
سرشناسهبیات ، سمانه، نویسنده
عنوان :تحلیل و طراحی مبدل زمان به دیجیتال کم‌توان مبتنی بر دو اسیلاتور حلقه Vernier
تکرار نام مولف :سمانه بیات
سال نشر :1397
صفحه شمار:84ص
یادداشتچکیده
امروزه شاهد پیشرفت چشم‌گیر تکنولوژی‌های CMOS و کاهش ولتاژ منبع تغذیه هستیم که چالش‌هایی برای طراحان در حوزه آنالوگ ایجاد کرده است. مدارات مبتنی بر زمان به‌عنوان راه‌حلی برای غلبه بر این چالش‌ها پیشنهاد می‌شوند. در این مدارات اطلاعات توسط اختلاف‌زمانی بین رویدادها به نمایش گذاشته می‌شود. مبدل‌های زمان به دیجیتال به‌عنوان یکی از بلوک‌های اساسی در مدارات حوزه زمان محسوب می‌شود که وظیفه انتقال اطلاعات از حوزه زمان به یک پردازشگر دیجیتالی را بر عهده دارد و وابسته به کاربرد می‌تواند سهم زیادی را در توان مصرفی کل سیستم ایفا کند. درنتیجه، انتخاب مناسب مبدل زمانی و طراحی بهینه آن نقش بسزایی در عملکرد کل سیستم دارد.انتخاب ساختار مناسب مبدل زمانی و طراحی بهینه آن با توجه به کاربرد و مشخصات موردنیاز سیستم می‌تواند ما را به یک طراحی بهینه ازنظر توان و مساحت اشغالی برساند.
هدف از این پایان‌نامه، طراحی و بهینه‌سازی مبدل زمان به دیجیتال مبتنی بر دو اسیلاتور حلقه Vernier برای کاربردهای تصویربرداری پزشکی می‌باشد. در کاربرد‌های جدید و به‌خصوص کاربردهای پزشکیرزولوشن و توان مصرفی دستگاه به‌عنوان پارامترهای اساسی محسوب می‌شود و امروزه موردتوجه طراحان بسیاری قرارگرفته است. در این کاربردها نیازمند توان کم، رزولوشن بالا و رنج دینامیکی نسبتاً متوسط هستیم که ساختار مبدل زمانی مبتنی بر دو اسیلاتور حلقه Vernier برای آن مناسب است.
در این پایان‌نامه پس از ارائه توضیحاتی در مورد نحوه عملکرد و نکات موردتوجه در مبدل‌های زمان به دیجیتال، چند المان تأخیر (دو المان تأخیرCurrent-Straved و تفاضلی) به‌عنوان یکی از بلوک‌های حائز اهمیت در مبدل‌های زمانی مبتنی بر دو اسیلاتور حلقه Vernier شبیه‌سازی گردید.پس از نوشتن روابط حاکم بر این مبدل‌ها، اثبات رابطه‌های مربوط به پارامترهای غیرخطی (INL و DNL) در آن‌ها ارائه گردیده است؛ همچنین با بررسی عوامل مؤثر در تعیین مشخصه‌های این مبدل زمانی، روابط اثبات‌شده و تطبیق نتایج حاصل با شبیه‌سازی، به ارائه روش‌های پیشنهادی برای طراحی این مبدل‌ها پرداخته‌شده است. برای نشان دادنکارآیی این نوع از مبدل‌های زمانی، یک مبدل زمان به دیجیتال مبتنی بر دو اسیلاتور حلقه Vernier یازده بیتی به‌طور کامل مورد طراحی و شبیه‌سازی قرار گرفت و راه‌کارهایی برای بهینه‌سازی توان آن مطرحگردید.
مبدل زمان به دیجیتال مبتنی بر دو اسیلاتور حلقه Vernier یازده بیتی در تکنولوژی 0.18 µm CMOSشبیه‌سازی‌شده است. این مبدل دارای رزولوشن 14ps و رنج دینامیکی بیش از 8ns می‌باشد. توان مصرفی ساختار پیشنهادی نسبت به ساختار اولیه بیش از 60% بهبود توان را نشان می‌دهد. نتایج تحلیل‌های Monte Carlo و بررسی در گوشه‌های دمایی و فرآیند، عملکرد مناسب ساختار پیشنهادی را تضمین می‌کند
شناسه افزوده :رضایی ده سرخ ، حمیدرضا، استاد راهنما
لینک ثابت رکورد:../opac/index.php?lvl=record_display&id=24809
زبان مدرک :فارسی

 فهرست موجودی مدرک

شماره ثبتشماره بازیابینام عام موادمحل نگهداریبخشوضعیت ثبتوضعیت امانت
499پ499پ پایان‌نامهکتابخانه سجادبرقاسناد مرجعغیر قابل امانت

 نظرهای کاربران درباره این مدرک

تعداد نظرات کاربران :0 . برای افزودن نظر خود کلیک نمایید.

کاربران آنلاین :0