دسترسی همگانی(OPAC) نام کتابخانه در اوپک

طراحی و بهینه سازی سلول SRAM (1391) / ابراهیمی ، امیر، نویسنده
نوع مدرک:متون چاپی
سرشناسهابراهیمی ، امیر، نویسنده
عنوان :طراحی و بهینه سازی سلول SRAM
تکرار نام مولف :امیر ابراهیمی
سال نشر :1391
صفحه شمار:61ص
شناسه افزوده :گلمکانی ، عباس (1353)، استاد راهنما
چکیده :چکیده
در این سال‌ها با افزایش کاربرد‌‌‌‌‌‌‌‌‌‌‌‌‌‌‌‌‌‌‌‌‌‌‌‌های موبایل، پزشکی و فضایی، تقاضای تهاجمی برای کاهش مصرف انرژی و بهبود قابلیت اطمینان سیستم‌های نیمه هادی به سرعت مورد توجه قرار گرفته است. در اکثر تحقیق‌های اخیر، توان یکی از بحرانی‌ترین محدودیت‌ها است. یکی از مؤثرترین روش‌ها برای کاهش فوق‌العاده توان مصرفی در قطعات نیمه هادی، استفاده از ولتاژ منبع پایین‌تری است. اگر ولتاژ منبع کاهش یابد، توان استاتیکی و دینامیکی کاهش پیدا می‌کند. دسترسی به توان فوق‌العاده پایین در ترانزیستور‌های CMOS با کم کردن VDD در حدود زیرآستانه امکان‌پذیر است. اگرچه، وقتی ولتاژ منبع در حد زیر‌آستانه کاهش پیدا کند SRAM شش ترانزیستوری متعارف به کاهش قابل توجهی در حاشیه نویز استاتیکی مواجه می‌شود و در حالیکه منطق آن به خوبی کار می‌کند با کاهش سرعت روبرو می‌شود. بنابراین به منظور پیاده‌سازی توان فوق‌العاده کم، طراحی حافظه‌هایی مانند SRAM در ناحیه زیر‌آستانه است که در این امر می توان به مدارات ورما، زیا، چنگ و کیم اشاره کرد.
در طراحی SRAM جنبه های زیادی وجود دارد مثلاً اندازه‌ای که یک سلول احاطه می‌کند، حاشیه نویز استاتیکی (SNM)، مدل ولتاژ نگهداری داده (DRV)، توان مصرفی در طی عملکردهای مختلف و همچنین تأخیر خواندن و نوشتن است که باید مورد بررسی قرار بگیرند.
در این پروژه چهار ساختار مختلف پیشنهاد شده است. ساختار اول ساختار چهار ترانزیستوری است. در یک شرایط یکسان می توان گفت که ساختار پیشنهادی علاوه بر اینکه از دو ترانزیستور کمتر استفاده کرده است دارای توان، تأخیر خواندن و نوشتن و همچنین جریان نشتی کمتری در مقایسه با سلول متعارف می باشد. ساختار بعدی ساختار نه ترانزیستوری می باشد که در این ساختار با جدا کردن عملکرد خواندن و نوشتن حاشیه نویز استاتیکی بالایی دارد و همچنین در VDD برابر V3/0 بایاس شده است و همچنین به دلیل استفاده از تکنیک SVL دارای توان مصرفی کمتری است. ساختارهای بعدی که شامل ده و یازده ترانزیستور است با استفاده از تکنیک جدا کردن عملکرد خواندن و نوشتن حاشیه نویز استاتیکی بالایی را می توان به وجود آورد. همچنین در طی عملکرد خواندن با بالا نگه داشتن گره خواندن در سلول های غیر دسترس می¬توان جریان نشتی کمتری داشت که این امر باعث می شود که سلول های بیشتری را در خط BITLINE قرار داد. بنابراین، می توان حافظه بزرگتری را به وجود آورد. قابل ذکر است که این دو ساختار به ترتیب در VDD برابر با V32/0 و V27/0 بایاس شده است. تمام شبیه سازی ها توسط نرم افزار HSPICE با تکنولوژی nm130 انجام شده است.

کلمات کلیدی: SRAM، زیرآستانه، حاشیه نویز استاتیکی، توان، زمان های دسترسی، جریان نشتی
لینک ثابت رکورد:../opac/index.php?lvl=record_display&id=14202
زبان مدرک :فارسی

 فهرست موجودی مدرک

شماره ثبتشماره بازیابینام عام موادمحل نگهداریبخشوضعیت ثبتوضعیت امانت
105پ105پ پایان‌نامهکتابخانه سجادبرق - الکترونیکاسناد مرجعغیر قابل امانت

 نظرهای کاربران درباره این مدرک

تعداد نظرات کاربران :0 . برای افزودن نظر خود کلیک نمایید.

کاربران آنلاین :0