دسترسی همگانی(OPAC) نام کتابخانه در اوپک

طراحی مبدل سطح ولتاژبرای مدارات دیجیتال / هادیزاده ، علیرضا، نویسنده
نوع مدرک:متون چاپی
سرشناسههادیزاده ، علیرضا، نویسنده
عنوان :طراحی مبدل سطح ولتاژبرای مدارات دیجیتال
تکرار نام مولف :علیرضا هادیزاده
صفحه شمار:55ص
یادداشتچکیده:
کاهش ولتاژ تغذیه یکی از مؤثرترینروش‌های کاهش توان دینامیک و توان اتصال کوتاه در مدارات دیجیتال است.از طرف دیگر، در مدارات آنالوگ این منبع تغذیه کوچک،نه‌تنها حساسیت بلوک های آنالوگ را به نویز افزایش می دهد بلکه محدوده دینامیکی را کاهش داده و باعث می‌شودپیاده‌سازیسوئیچ‌های آنالوگ دشوار شود. ازاین‌رو، در مدارهای با سیگنالمخلوط و سرعت متوسط و یا در مدارات دیجیتال بابلوک‌های با سرعت‌های مختلف، بکارگیری دو یا چند منبع ولتاژ تغذیه با پتانسیل¬های مختلف، از دیدگاه تلفات توان، سودمند است. بااین‌حال، بین بخشی که دارای یک منبع تغذیه ولتاژ پایین(VDDL) است و بخش دیگر که ولتاژ تغذیه بالا(VDDH) دارد یک Level shifter ولتاژ نیاز است تا سطح منطقی را از VDDLبه VDDHبا کمترین توان تلفاتی اضافی و تأخیر تبدیل کند. بنابراین، تلاش‌های متعددی برای کاهش توان تلفاتی و زمان تأخیر برای مبدل‌های سطحگزارش‌شده است. تکنیک استفاده از چند ولتاژ آستانه و تکنیک استفاده از چند ولتاژ تغذیه دو تکنیک پرکاربرد برای کاهش توان مصرفی مدارات دیجیتال بدون کاهش محسوس سرعت است. در صورت استفاده از تکنیک چند ولتاژ تغذیه، برای انتقال سیگنال از مدارهای با منبع تغذیه کمتر به مدارهای با منبع تغذیه بالاتر به مدارهای تغییردهنده سطح ولتاژ به‌عنوان مدارهای واسط نیاز است.
در این تحقیق مدارات تغییردهنده سطح ولتاژ موردبررسیقرارگرفته است که ازنظر توان مصرفی و تأخیر نسبت به مدارهای دیگر دارای مزیت است. در این پژوهش، دو مدار تبدیل سطح کم‌مصرفپیشنهادشده است که قابلیت تبدیل ولتاژ ورودی به‌شدت پایین را به ولتاژ خروجی بالا را دارد. دو ساختار پیشنهادی، شامل یک پیش تقویت کننده از نوع مدار تصحیح خطای منطق و یک لچ (Latch) است. پیش تقویت کننده، سیگنال های تقویت‌شده مکمل را تولید می کند و در طبقه لچ، آن ها به سیگنال خروجی با نوسانات کامل (Full-Swing) تبدیل می شود. به‌منظور جلوگیری از تلف شدن توان استاتیک، در ساختار پیشنهادی از یک مولد جریان استفاده می شود که فقط در طول زمان انتقال سطح روشن می‌شود. نتایج شبیه سازی نشان می دهد که مدارهای پیشنهادی در تکنولوژی 0.18µm CMOS می¬توانند به‌صورت صحیح ولتاژ ورودی 0.18 V و 0.15 V را به ولتاژ خروجی 1.8 V تبدیل کند. حاصلضرب توان مصرفی در تأخیر و زمان تأخیر انتشار در اولین تبدیل¬کننده سطح ولتاژ پیشنهادی، 121.98 nW.ns و 46.56 ns و در دومین ساختار پیشنهادی 291.96 nW.ns و 2.9 nsاست،هنگامی‌که ولتاژ ورودی، ولتاژ خروجی و فرکانس پالس ورودی به ترتیب 0.45 V، 1.8 V و 1 MHz باشد. طرح¬بندی (Layout) در اولین ساختار پیشنهادی اجرا شد و مساحت اشغال شده 35µm×7.5µm می-باشد. همچنین برای این ساختار نتایجpost layout simulationنیز گزارش شده است. در اولین تبدیل کننده سطح ولتاژ پیشنهادی تحلیل مونت کارلو در سه حالت انجام و آنالیز گردیده است. در دومین ساختار پیشنهادی مقایسه بین نتایج حاصل شده و ساختارهای دیگر به صورت نمودار درج شده و همچنین عملکرد مدار بصورت تحلیل مونت کارلو بررسی شده است
شناسه افزوده :رضایی ده سرخ ، حمیدرضا، استاد راهنما
لینک ثابت رکورد:../opac/index.php?lvl=record_display&id=15297
زبان مدرک :فارسی

 فهرست موجودی مدرک

شماره ثبتشماره بازیابینام عام موادمحل نگهداریبخشوضعیت ثبتوضعیت امانت
277پ277پ پایان‌نامهکتابخانه سجادبرقاسناد مرجعغیر قابل امانت

 نظرهای کاربران درباره این مدرک

تعداد نظرات کاربران :0 . برای افزودن نظر خود کلیک نمایید.

کاربران آنلاین :0