طراحی رگولاتور با افت کم (LDO) با پارامترهای بهبود یافته
تکرار نام مولف :
خلیل وطن دوست
سال نشر :
1395
یادداشت
چکیده
در این پایان‌نامه، طراحی تنظیم‌کننده‌ی ولتاژ LDO با هدف رسیدن به بهترین پارامترهای ممکن و داشتن پایداری کافی انجام شده است. به این منظور، ساختار جدیدی پیشنهاد شده است. در این ساختار، علاوه بر استفاده از ترانزیستور توان، از یک طبقه‌ی متصل به این ترانزیستور به نام طبقه‌ی پوش- پول استفاده شده است که عملکرد مدار را بهبود می‌دهد. هم‌چنین، در طراحی تنظیم‌کننده‌ی ولتاژ پیشنهادی از دو تقویت‌کننده‌ی خطا استفاده شده است تا ولتاژ تقویت‌شده‌ی خروجی به طور همزمان به طبقه‌ی پوش- پول و بدنه‌ی ترانزیستور توان اعمال شود. این روش باعث کاهش سایز ترانزیستور توان و ولتاژ آستانه آن می‌شود و عملکرد آن را بهبود می‌دهد. تنظیم‌کننده‌ی پیشنهادی در نرم‌افزار cadence و با تکنولوژی 180 نانومتر شبیه‌سازی شده است. با استفاده از این ساختار، تنظیم‌کننده‌ی پیشنهادی قادر است با ولتاژ ورودی 3/1 ولت تا 8/1 ولت و جریان بار صفر تا 50 میلی‌آمپر، مشخصات خوبی را به دست آورد. پارامترهای تنظیم خط و تنظیم بار تنظیم‌کننده‌ی LDO پیشنهادی به ترتیب عبارتند از mV/V 44/4 و mV/mA 114/0 در حالی‌که ولتاژ افت خروجی کم‌تر از 150 میلی‌ولت را تحویل می‌دهد. جریان ساکن مصرفی این تنظیم‌کننده 340 میکروآمپر و زمان نشست آن 2/0 میکرو‌ثانیه است
