چکیده
در این پایان نامه پارامترهای مهم در مدارات دیجیتال توضیح داده شده و چند سلول جمع کننده متداول مورد بررسی قرار گرفته است. ایده های مختلفی که در پیاده سازی مدارات جمع کننده وجود داشته، شبیه سازی شده است. در پیاده سازی مدار سلول جمع کننده، در بعضی از مقالات طبقات ورودی و در بعضی دیگر طبقات خروجی متفاوت است. در مقالات متفاوت از منطق های CMOS مکمل، نسبتی، ترانزیستور عبوری مکمل، گیت های انتقال، تابع اکثریت استفاده شده است.
همه مدارات جمع کننده پایان نامه توسط نرم افزار Hspice در تکنولوژی CMOS TSMC 0.18µm شبیه سازی کرده و به نتایج شبیه سازی مقالات رسیده ایم و مدارات را با هم مقایسه کرده ایم. ما طبـقه ورودی (H=A ⨁ B) را تغییر داده، از منطق ترانزیستور عبوری استفاده کرده و شبیه سازی کرده ایم و به توان مصرفی، زمان تاخیر و درنتیجه PDP بهتری رسیده ایم. در دو جمع کننده طبقه خروجی Cout را تغییر داده و بعد از شبیه سازی به نتایج بهتری رسیده ایم. به عنوان نمونه مداری را در گوشه های پروسس، ولتاژهای تغذیه متفاوت و گوشه های دمایی شبیه سازی کرده ایم.
کلمات کلیدی: جمع کننده، CMOS، توان مصرفی، تابع اکثریت، زمان تاخیر
