طراحی و شبیه سازی تقویت کننده عملیاتی کم نویز با آفست کم با استفاده از تکنیک برشگر تثبیت شده
تکرار نام مولف :
وحید زال
سال نشر :
1397
صفحه شمار:
57ص
یادداشت
از طرف دیگر، با روند کاهش ابعاد طراحی های مدار های مجتمع، سطح ولتاژ تغذیه مدار، در حال کمتر شدن است. این امر نیز باعث افزایش چالش های طراحی تقویت کننده های عملیاتی می شود. که از جمله می توان به کاهش ذخیره سازی ولتاژ، کاهش حالت مشترک و تفاضلی دامنه سیگنال ورودی اشاره کرد. این مسئله همراه با کاهش سطح نویز نیست و باید نسبت سیگنال به نویز افزایش یابد. برای حل این چالش، علاوه بر استفاده از روش کاهش نویز، با استفاده از دو زوج ورودی NMOS و PMOS، از قابلیت Rail-to-Rail دریافت سیگنال ورودی نیز استفاده شده است تا علاوه بر کاهش نویز، دامنه ولتاژ حالت مشترک ورودی نیز افزایش یابد. ساختار پیشنهادی با تکنولوژی استاندارد CMOS 180nm طراحی و شبیه سازی شده است. دامنه ولتاژ حالت مشترک ورودی از صفر ولت تا مقدار ولتاژ تغذیه مدار که 1.8V است، می باشد. مقدار جریان مصرفی این ساختار 12.8µA می باشد. فرکانس کلید زنی چاپر 50kHz می باشد. با استفاده از روش کاهش نویز، مقدار چگالی طیفی ولتاژ نویز تا 45nV/√Hz کاهش می یابد