رکوردهای مرتبط با این نویسنده

استفاده از مدولاسیون سیگما دلتا در سنتزکننده فرکانس N کسری (1388) / فتاحی ، ناهید، نویسنده

نوع مدرک: متون چاپی سرشناسه فتاحی ، ناهید، نویسنده عنوان : استفاده از مدولاسیون سیگما دلتا در سنتزکننده فرکانس N کسری تکرار نام مولف : ناهید فتاحی سال نشر : 1388 صفحه شمار: 126ص شناسه افزوده : نبوتی ، هومن، استاد راهنما چکیده : چکیده استفاده از مدولاسیون سیگما دلتا در سنتزکننده فرکانس N کسری سنتز فرکانس به روش N کسری امکان سوئیچینگ سریع در سیستمهای باند باریک را فراهم میسازد. همچنین محدودیتهای طراحی حلقه قفلفاز از جمله نویزفاز و نفوذ را کاهش میدهد. تقسیمکننده دو ضریبی به دلیل عملکرد متناوب، مشکل نفوذ کسری را در سنتزکنندههای فرکانس N کسری بوجود میآورد. روشهای متعددی برای کاهش نفوذ کسری وجود دارد. از این میان مدولاسیون سیگما دلتا کاهش نفوذ کسری و همچنین تفکیک فرکانسی دلخواه را فراهم میکند. در این روش مدولاتور با استفاده از شکلدهی طیف نویز تقسیمکننده فرکانسی N کسری نفوذ کسری را کاهش میدهد. از آنجا که در این روش سنتز فرکانس توسط مدولاسیون دیجیتال انجام میشود کاهش نفوذ کسری حساسیت کمتری نسبت به تغییرات دمایی دارد. در این تحقیق طراحی و شبیهسازی یک سنتزکننده N کسری با مدولاتور سیگما دلتا MASH تشریح شده است. شبیهسازی عملکرد نویزفاز و نفوذ سنتزکننده بر مبنای حلقه قفلفاز با مدولاسیون سیگما دلتا انجام شده است. مدولاتور سیگما دلتا MASH از مرتبه سوم است که برای تضعیف نویز کوانتیزاسیون حاصل از مدولاتور مرتبه سوم از حلقه قفلفاز نوع II و مرتبه چهارم با دو قطب اضافی در خارج از باند حلقه استفاده شده است. میزان نفوذهای کسری در معماری سنتزکننده پیشنهادی -98 dBc و نویز فاز در آفست 10 kHz برابر با -96 dBc/Hz میباشد. واژگان کلیدی: سنتزکننده فرکانس، حلقه قفلفاز، نویزفاز،N کسری، نفوذ کسری، مدولاتور سیگما دلتا، MASH لینک ثابت رکورد: ../opac/index.php?lvl=record_display&id=14154 زبان مدرک : فارسی

 فهرست موجودی مدرک

شماره ثبت	شماره بازیابی	نام عام مواد	محل نگهداری	بخش	وضعیت ثبت	وضعیت امانت
35پ	35پ	پایان‌نامه	کتابخانه سجاد	برق - مخابرات	اسناد مرجع	غیر قابل امانت

 نظرهای کاربران درباره این مدرک

تعداد نظرات کاربران :0 . برای افزودن نظر خود کلیک نمایید.

رای شما : بدون امتیاز بد ضعیف خوب بسیار خوب جذاب

موضوع

شرح نظر شما

آنالیز و طراحی تقویتکنندههای کمنویز خطی (1390) / زوارئی ، محمد جواد، نویسنده

نوع مدرک: متون چاپی سرشناسه زوارئی ، محمد جواد، نویسنده عنوان : آنالیز و طراحی تقویتکنندههای کمنویز خطی تکرار نام مولف : محمد جواد زوارئی سال نشر : 1390 صفحه شمار: 44ص شناسه افزوده : نبوتی ، هومن، استاد راهنما چکیده : چکیده : بطور کلی موضوع اصلی این پایان نامه، آنالیز و طراحی تقویت کننده های کم نویز خطی میباشد. برای این منظور در ابتدا به اصلاح رفتار غیرخطی یک نمونه تقویت کننده کم نویز پرداخته شده است بدین ترتیب که با اصلاح ساختاری در آن پارامتر نقطه برخورد ورودی (IIP3) به اندازه 37db افزایش پیدا کرده و به مقدار +3dbm میرسد. البته این میزان خطسانی باعث کاهش گین مدار از 32db به حدود 22db ، افزایش 0.25db عدد نویز و افزایش 15% توان مصرفی شدهاست. همچنین برای اثبات درستی روش در جهت خطیکردن رفتار تقویتکننده هدف، آنالیزهای غیرخطی مربوط با استفاده از سری ولترا صورت گرفته است. در ادامه یک روش جدید برای خطی سازی توپولوژی فولدد کسکود جهت طراحی یک تقویت کننده کم نویز با ولتاژ تغذیه پایین و توان مصرفی پایین ارائه شده است. طراحی در تکنولوژی 0.18µm CMOS ، فرکانس 5GHz با ولتاژ تغذیه 0.6V میباشد. بر اساس این روش پارامتر IIP3 درحدود 14db نسبت به تقویت کننده فولدد کسکود مرسوم افزایش داشته بدون اینکه تاثیر چندانی برروی پارامترهای دیگر مدار از جمله بهره، نویز و توان مصرفی داشته باشد. عدد نویز در این تقویت کننده 3.9db ، بهره 12.4db و توان مصرفی 1.27mW میباشد. چگونگی حذف مولفه های مرتبه سوم و اصلاح رفتار غیرخطی در ساختار جدید نیز به کمک روش سری ولترا تحلیل شده است. کلیه طراحی ها و شبیه سازی ها در این پایان نامه با استفاده از نرم افزار Advanced Design System (ADS2009) در تکنولوژی 0.18µm CMOS و با استفاده از کتابخانه TSMC شبیه سازی صورت گرفته است لینک ثابت رکورد: ../opac/index.php?lvl=record_display&id=14225 زبان مدرک : فارسی

 فهرست موجودی مدرک

شماره ثبت	شماره بازیابی	نام عام مواد	محل نگهداری	بخش	وضعیت ثبت	وضعیت امانت
145پ	145پ	پایان‌نامه	کتابخانه سجاد	برق - الکترونیک	اسناد مرجع	غیر قابل امانت

 نظرهای کاربران درباره این مدرک

تعداد نظرات کاربران :0 . برای افزودن نظر خود کلیک نمایید.

رای شما : بدون امتیاز بد ضعیف خوب بسیار خوب جذاب

موضوع

شرح نظر شما

بررسی روش های طراحی و خطی سازی میکسر در تکنولوژی CMOS (1388) / خسروجردی ، حجت، نویسنده

نوع مدرک: متون چاپی سرشناسه خسروجردی ، حجت، نویسنده عنوان : بررسی روش های طراحی و خطی سازی میکسر در تکنولوژی CMOS تکرار نام مولف : حجت خسروجردی سال نشر : 1388 صفحه شمار: 48ص شناسه افزوده : نبوتی ، هومن، استاد راهنما چکیده : چکیده این پایان نامه ایده استفاده از ترانزیستورهای PMOS را به جای نوع NMOS در طراحی میکسر پایین آورنده گیلبرت، برای کاهش عدد نویز خروجی بررسی می کند. و پس از ارائه روابط مربوط به اثر خازن های پارازیتی منبع جریان اصلی در ایجاد اعوجاج و مدولاسیون تداخلی مرتبه سوم، روشی برای حذف آن ارائه می دهد. این میکسر در تکنولوژی TSMC 0.18µm RF CMOS طراحی شده و برای گیرنده های WLAN یا Blutooth در پهنای باند 2.4GHz تا 2.5GHz مناسب می باشد. نتایج شبیه سازی نشان می دهد که مدولاسیون تداخلی مرتبه سوم به میزان 10dB در خروجی کاهش یافته است و نقطه برخورد مرتبه سوم در کل باند برابر (7.5-10.5)dBm می¬باشد. عدد نویز با اعمال روش خطی سازی مذکور تغییر چشمگیری نمی یابد و مقدار آن کمتر از 9dB است. در حالی که توان مصرفی کل مدار در حدود 6.5mW می باشد، بهره آن نیز برای پهنای باد مورد نظر مناسب و برابر 9dB است. همچنین روش کاربردی ریاضی پیشنهاد شده است که با بررسی اثر تزریق مدولاسیون تداخلی مرتبه دوم (IM2) در حذف مدولاسیون تداخلی مرتبه سوم (IM3)، بهترین حالت خطی برای مدار را در محاسبات و شبیه سازی بدست می آورد. روش ریاضی پیشنهادی به یک میکسر پایین آورنده گیلبرت که در فرکانس 2.4GHz کار می کند اعمال شده است. این میکسر در تکنولوژی TSMC 0.18µm و با ترانزیستورهای CMOS طراحی شده و به وسیله نرم-افزار ADS2006A شبیه سازی گردیده است. شرایط کاری میکسر به صورت ولتاژ تغذیه 1.8v و جریان مصرفی کل 2.7mA می باشد. این میکسر مقدار بهره 11dB و عدد نویز SSB با مقدار 11.1dB را نتیجه می دهد. روش ریاضی فوق در تکنیک خطی سازی سبب کاهش IM3 به میزان 14.4dB شده و میزان IIP3 را از 1dBm به 8dBm افزایش داده است. این روش اثر قابل توجهی بر روی بهره و نویز میکسر ندارد و تنها نیازمند مقدار ناچیزی از جریان در حدود 0.05mA می باشد. درصد خطای روش فوق برای دستیابی به بهترین IIP3 حدود 10% بوده که در نوع خود قابل توجه است و کارآیی بالای آن را در خطی سازی نشان می دهد لینک ثابت رکورد: ../opac/index.php?lvl=record_display&id=14285 زبان مدرک : فارسی

 فهرست موجودی مدرک

شماره ثبت	شماره بازیابی	نام عام مواد	محل نگهداری	بخش	وضعیت ثبت	وضعیت امانت
208پ	208پ	پایان‌نامه	کتابخانه سجاد	برق - الکترونیک	اسناد مرجع	غیر قابل امانت

 نظرهای کاربران درباره این مدرک

تعداد نظرات کاربران :0 . برای افزودن نظر خود کلیک نمایید.

رای شما : بدون امتیاز بد ضعیف خوب بسیار خوب جذاب

موضوع

شرح نظر شما

بهینه سازی سلول های خورشیدی سیلیکنی هتروجانکشن با ساختار HIT (1393) / اختراعی طوسی ، هومن، نویسنده

نوع مدرک: متون چاپی سرشناسه اختراعی طوسی ، هومن، نویسنده عنوان : بهینه سازی سلول های خورشیدی سیلیکنی هتروجانکشن با ساختار HIT تکرار نام مولف : هومن اختراعی طوسی سال نشر : 1393 صفحه شمار: 115ص شناسه افزوده : نبوتی ، هومن، استاد راهنما چکیده : چکیده: در صنعت سلول های خورشیدی، سلول های سیلیکنی بواسطه فراوانی مواد اولیه و گستردگی تجهیزات ساخت بیشترین سهم را از آن خود کرده اند. در میان سلول های سیلیکنی، ساختارهای هتروجانکشن آمورف/کریستالی به دلیل هزینه تولید پایین،پسیویشن مناسب و امکان دستیابی به بازده های بالا بسیار مورد توجه هستند. تا کنون سلول HIT یا "هتروجانکشن با بکارگیری لایه نازک ذاتی" که توسط کمپانی سانیو ارائه شده، بالاترین بازده و بهترین عملکرد را در میان سلول های سیلیکنی هتروجانکشن از آن خود کرده است. در این پایان نامه به توصیف ساختار و مواد سلول های خورشیدی سیلیکنی هتروجانکشن پرداخته و معادلات و پارامترهای مهم حاکم بر این ساختارها را بررسی می کنیم. پس از شرح اصول و پیکره بندی شبیه سازی این سلول ها، اقدام به بررسی تاثیر مهم ترین پارامترهای هندسی و فیزیکی یک سلول HIT که در حوزه طراحی قابل کنترل باشد، کرده ایم تا مقادیر بهینه را برای هر یک از این پارامترها بدست آوریم. با استفاده از نرم افزار شبیه سازی Afors-HET (v 2.4.1) اثر پارامترهایی از قبیل ضخامت لایه ها، میزان ناخالصی لایه ها، تاثیرات لایه TCO، چگالی ایرادات، مقاومت و دما را بر پارامترهای مهم سلول از قبیل چگالی جریان اتصال کوتاه، ولتاژ مدار باز، ضریب پُری، بازده تبدیل و بازده کوانتومی بررسی کرده ایم. در ادامه به منظور بهبود افت FF و بازده سلول HIT در دماهای پایین (حدود صفر درجه سانتی گراد) دو پیشنهاد در جهت کاهش مقاومت پیوند بیس/امیتر ارائه شده و تاثیر مثبت پیشنهادات ارائه شده بر بهبود FF و بازده سلول به اثبات رسیده اند لینک ثابت رکورد: ../opac/index.php?lvl=record_display&id=14278 زبان مدرک : فارسی

 فهرست موجودی مدرک

شماره ثبت	شماره بازیابی	نام عام مواد	محل نگهداری	بخش	وضعیت ثبت	وضعیت امانت
196پ	196پ	پایان‌نامه	کتابخانه سجاد	برق - الکترونیک	اسناد مرجع	غیر قابل امانت

 نظرهای کاربران درباره این مدرک

تعداد نظرات کاربران :0 . برای افزودن نظر خود کلیک نمایید.

رای شما : بدون امتیاز بد ضعیف خوب بسیار خوب جذاب

موضوع

شرح نظر شما

بهینه سازی نویز فاز و توان مصرفی در نوسان سازها (1388) / اژدری ، محبوبه، نویسنده

نوع مدرک: متون چاپی سرشناسه اژدری ، محبوبه، نویسنده عنوان : بهینه سازی نویز فاز و توان مصرفی در نوسان سازها تکرار نام مولف : محبوبه اژدری سال نشر : 1388 صفحه شمار: 137ص شناسه افزوده : نبوتی ، هومن، استاد راهنما چکیده : چکیده : بهینه سازی توان مصرفی و نویز فاز در نوسان سازها امروزه بدلیل رشد سریع سرویس های ارتباطی بی سیم و WLAN در خواست برای سیستم هایی با قابلیت حمل آسان، انتقال اطلاعات با حجم بالا و سیگنال به نویز زیاد بیشتر شده است. در نتیجه بدلیل اهمیت زیاد توان مصرفی و نویز فاز در مسئله ارتباطی در این پایان نامه به بررسی ساختمان سیستم های گیرنده ها و فرستنده ها پرداخته می شود. در ادامه نوسان سازها که مهمترین بلوک تشکیل دهنده مدارات بیان شده می¬باشند، از لحاظ ساختار و پارامترهای طراحی مورد بررسی قرار گرفته اند. تحقیقات زیادی بر روی بلوک های ساختمانیRF درCMOS صورت گرفته است اما هنوز مشکلات زیادی در سر راه طراحی قرار دارد. مسئله مهم در طراحی سیستم های گیرنده وفرستنده CMOS توان مصرفی و نویز فاز نوسان سازهای کنترل شده با ولتاژ با خروجی چهارگانه می باشد. در این پایان نامه دو نوسان ساز چهارگانه مورد استفاده در صنعت RF از لحاظ ساختار، توان مصرفی و نویز فاز بررسی شده و توسط Hspice شبیه سازی شده اند. با توجه به مطالب بررسی شده در نهایت دو طرح جدید برای کاهش توان مصرفی و نویز فاز پیشنهاد شده و با روابط ریاضی و نتایج بدست آمده از شبیه سازی درستی این موضوع اثبات شده است. کلید واژه ها : حلقه قفل فاز- نوسان سازهای چهارگانه کنترل شده با ولتاژ با طراحی موازی، سری تک سوئیچ، سری دو سوئیچ، اتصال بدنه لینک ثابت رکورد: ../opac/index.php?lvl=record_display&id=14157 زبان مدرک : فارسی

 فهرست موجودی مدرک

شماره ثبت	شماره بازیابی	نام عام مواد	محل نگهداری	بخش	وضعیت ثبت	وضعیت امانت
36پ	36پ	پایان‌نامه	کتابخانه سجاد	برق - الکترونیک	اسناد مرجع	غیر قابل امانت

 نظرهای کاربران درباره این مدرک

تعداد نظرات کاربران :0 . برای افزودن نظر خود کلیک نمایید.

رای شما : بدون امتیاز بد ضعیف خوب بسیار خوب جذاب

موضوع

شرح نظر شما

تحلیل مدارهای غیرخطی ضعیف با استفاده از روش هارمونیک¬بالانس و مدل دو قطبی ترانزیستور (1389) / مفتخری ، کیان، نویسنده

نوع مدرک: متون چاپی سرشناسه مفتخری ، کیان، نویسنده عنوان : تحلیل مدارهای غیرخطی ضعیف با استفاده از روش هارمونیک¬بالانس و مدل دو قطبی ترانزیستور تکرار نام مولف : کیان مفتخری سال نشر : 1389 صفحه شمار: 68ص شناسه افزوده : نبوتی ، هومن، استاد راهنما چکیده : چکیده طی دهه های اخیر بر آنالیز غیرخطی مدارات الکترونیکی مطالعات بسیاری انجام گرفته است. روش هارمونیک بالانس انتخاب بسیار مناسبی برای تحلیل مدرات غیرخطی می باشد و این به دلیل بهره بردن این روش از هر دو تحلیل حوزۀ فرکانس و تحلیل حوزۀ زمان به صورت همزمان می باشد. این روش در استنتاج پاسخ موج پایدار از بیشمار کاربردهای میکروویو غیرخطی شامل تقویت کننده ها، میکسرها و اسیلاتورها به طور مؤثر استفاده می شود. در این تحقیق یک مدار با درجۀ غیرخطی ضعیف با استفاده از روش هارمونیک بالانس به صورت ریاضی آنالیز شده است. برای اینکه بتوان مدار را با معادلات ریاضی پیاده سازی کرد، باید از مدار معادل سیگنال کوچک قطعۀ فعال اطلاع کافی داشته باشیم، به عبارتی دیگر عناصر ذاتی شامل هر دو عناصر غیرخطی و خطی باید تعیین شوند. عناصر خطی مدل می توانند توسط پارامترهای S ترانریستور که به پارمترهای Y تبدیل شده اند بدست آیند. تقویت کنندۀ توان کلاس A بهترین خطسانی را نسبت به دیگر کلاس ها دارد، از این رو برای مثال ما مورد مناسبی است. یک تقویت کنندۀ توان CMOS کلاس A با طول گیت 0.5μm در ولتاژ تغذیۀ 2.8V در باند 2.5GHz در نرم افزار ADS طراحی و شبیه سازی شده است، همچنین این مدار در نرم افزار Matlab توسط روش هارمونیک بالانس با معادلات ریاضی پیاده سازی و با نتایج حاصله از ADS مقایسه شده است. نتایج حاصل از شبیه سازی ها نشان دهندۀ روند بسیار دقیق تحلیل پیشنهادی می باشد که از اینرو می توان تحلیل مورد استفاده را در مدارات غیرخطی دیگر نیز به کار برد لینک ثابت رکورد: ../opac/index.php?lvl=record_display&id=14132 زبان مدرک : فارسی

 فهرست موجودی مدرک

شماره ثبت	شماره بازیابی	نام عام مواد	محل نگهداری	بخش	وضعیت ثبت	وضعیت امانت
14پ	14پ	پایان‌نامه	کتابخانه سجاد	برق - الکترونیک	اسناد مرجع	غیر قابل امانت

 نظرهای کاربران درباره این مدرک

تعداد نظرات کاربران :0 . برای افزودن نظر خود کلیک نمایید.

رای شما : بدون امتیاز بد ضعیف خوب بسیار خوب جذاب

موضوع

شرح نظر شما

روش های بهبود ضریب کیفیت سلف های CMOS (1392) / جافر نوده ، منصوره، نویسنده

نوع مدرک: متون چاپی سرشناسه جافر نوده ، منصوره، نویسنده عنوان : روش های بهبود ضریب کیفیت سلف های CMOS تکرار نام مولف : منصوره جافرنوده سال نشر : 1392 صفحه شمار: 52ص شناسه افزوده : نبوتی ، هومن، استاد راهنما چکیده : چکیده در این گزارش ابتدا به بررسی مدار معادل و المان های معادل سلف خواهیم پرداخت و سپس عملکرد سلف های CMOS، انواع مختلف سلف های مجتمع و توپولوژی های مختلف ساخت سلف مورد بحث قرار خواهند گرفت. تکنولوژی های مختلف ساخت سلف از قبیل MEMS ، GaAs، SOI CMOS، VLSI CMOSو چندین روش برای بهبود ضریب کیفیت سلف نیز معرفی شده است. در مدارات مجتمع، به سلف داخل تراشه با ضریب کیفیت بالا و فرکانس خود رزونانس بالا نیاز است؛ در صورتی که سلف های داخل تراشه که بر روی زیرلایه های سیلیکونی ساخته می شوند به علت تلفات اهمی و تلفات زیرلایه به موجب تزویج خازنی و مغناطیسی، از ضریب کیفیت پایینی برخوردار هستند. از این رو تکنیک هایی برای کاهش تلفات پیشنهاد شده است که در پی آن افزایش ضریب کیفیت را در بر خواهد داشت. تکنیک هایی از قبیل پیاده سازی سلف در لایه های فلزی ضخیمبرای بهبود عملکرد سلف های یکپارچه، پوشش زمین الگو داده شده که با یک لایه فلز یا با استفاده از نزدیک ترین لایه ی پلی سیلیکون به زیرلایهبرای حداقل کردن نفوذ میدان الکتریکیو کاهش جریان های گردابی القاء شده توسط میدان مغناطیسی به جهت محدود شدن بخشی از زیرلایه سیلیکونی پراتلاف با مقاومت ویژه پایین، پیشنهاد شده است لینک ثابت رکورد: ../opac/index.php?lvl=record_display&id=14216 زبان مدرک : فارسی

 فهرست موجودی مدرک

شماره ثبت	شماره بازیابی	نام عام مواد	محل نگهداری	بخش	وضعیت ثبت	وضعیت امانت
133پ	133پ	پایان‌نامه	کتابخانه سجاد	برق - الکترونیک	اسناد مرجع	غیر قابل امانت

 نظرهای کاربران درباره این مدرک

تعداد نظرات کاربران :0 . برای افزودن نظر خود کلیک نمایید.

رای شما : بدون امتیاز بد ضعیف خوب بسیار خوب جذاب

موضوع

شرح نظر شما

شبیه سازی و طراحی میکسر CMOS کم نویز با تکنیک تقسیم جریان برای گیرنده های تبدیل مستقیم / یحیی آبادی ، محسن، نویسنده

نوع مدرک: متون چاپی سرشناسه یحیی آبادی ، محسن، نویسنده عنوان : شبیه سازی و طراحی میکسر CMOS کم نویز با تکنیک تقسیم جریان برای گیرنده های تبدیل مستقیم تکرار نام مولف : محسن یحیی آبادی صفحه شمار: 105ص شناسه افزوده : نبوتی ، هومن، استاد راهنما چکیده : چکیده این مقاله طراحی و شبیه سازی میکسر RF کم نویز در تکنولوژی 0.18um CMOS برای گیرنده های تبدیل مستقیم در باند C و RFID و بلوتوث رانشان می دهد. هسته میکسر بر پایه معماری سلول گیلبرت بنا شده و از روش تزریق بار برای افزایش خطیسازی، کاهش نویز و افزایش بهره (بدلیل تزریق بار) استفاده می‌کند. همچنین از ایده ی سلف دژنراسیون برای بهبود خطی سازی و نویز در این میکسر استفاده شده است. تغییرات رفتار بهره، نویز و IIP3 بر اساس تغییرات سلف دژنراسیون مورد برسی قرار گرفته و منحنی این دسته از تغییرات به ازای تغییرات سلف رسم شده و برای هر منحنی معادله ای بیان می شود که رفتار منحنی را با درصد خطای کمی تقریب می زند. همچنین پارامترهای میکسر برای چند فرکانس RF محاسبه می شود و نشان داده می شود که میکسر در این کار از فرکانس 3GHz تا 20GHz دارای عملکرد قابل قبولی است. این میکسر در فرکانس 5.5GHz، 8.5GHz و 20.5GHz دارای بهره تبدیل به ترتیب 16.22dB، 14.34dB و 11.04dB و نقطه برخورد سوم 0.26dBm، 1.76dBm و11.41dBm و نویزفیگر SSB=6.45dB، 7.5dB و 11.41dB و توان مصرفی کمتر از 10mW می باشد لینک ثابت رکورد: ../opac/index.php?lvl=record_display&id=14286 زبان مدرک : فارسی

 فهرست موجودی مدرک

شماره ثبت	شماره بازیابی	نام عام مواد	محل نگهداری	بخش	وضعیت ثبت	وضعیت امانت
209پ	209پ	پایان‌نامه	کتابخانه سجاد	برق	اسناد مرجع	غیر قابل امانت

 نظرهای کاربران درباره این مدرک

تعداد نظرات کاربران :0 . برای افزودن نظر خود کلیک نمایید.

رای شما : بدون امتیاز بد ضعیف خوب بسیار خوب جذاب

موضوع

شرح نظر شما

طراحی LNAهای CMOS در طول موج میلیمتری (1392) / فرهادیان ، مرجان، نویسنده

نوع مدرک: متون چاپی سرشناسه فرهادیان ، مرجان، نویسنده عنوان : طراحی LNAهای CMOS در طول موج میلیمتری تکرار نام مولف : مرجان فرهادیان سال نشر : 1392 صفحه شمار: 76ص شناسه افزوده : نبوتی ، هومن، استاد راهنما چکیده : چکیده این پایان نامه، به آنالیز اجزاء فعال و غیر فعال و مدارهای مخابراتی در طول موج میلیمتری در تکنولوژی CMOS پرداخته است. به طور کلی فرکانس موج میلیمتری با فرض انتشار موج در فضای آزاد حداقل 30GHz است. از آن جا که چالش اصلی در طراحی در طول موج میلیمتری کاهش کارایی اجزاء فعال و غیر فعال است، مدل سازی دقیق این المان ها از اهمیت بالایی برخوردار است. برای این منظور در این تحقیق ابتدا عملکرد ترانزیستور و مدل مداری آن با در نظر گرفتن اثرات پارازیتی در فرکانس موج میلیمتری بیان شده است. سپس مدل مداری دقیق اجزاء غیر فعال شامل سلف، خازن و خط انتقال بیان شده و روش هایی برای افزایش ضریب کیفیت و کاهش تلفات زیرلایه در ادوات غیر فعال مورد بررسی قرار می گیرند. هم چنین روش های مختلف طراحی مدار در فرکانس های موج میلیمتری، بررسی شده اند. در ادامه، مدار یک تقویت کننده کم نویز با پایداری بالا و ولتاژ و توان مصرفی پایین پیشنهاد شده است. مدار پیشنهادی شامل سه طبقه تقویت کننده سورس مشترک است. با استفاده از سلف 55pH در سورس ترانزیستورها، پایداری مدار افزایش یافته و ضریب پایداری برابر با 3.2 به دست آمده است. با اعمال ولتاژ بایاس 0.5V به بدنه ترانزیستورها، ولتاژ آستانه آن ها به 0.35V کاهش یافته و امکان طراحی مدار در ولتاژ پایین فراهم شده است. برای کاهش عدد نویز مدار پیشنهادی، امپدانس ورودی، با طراحی مدار تطبیق امپدانس مناسب، برابر با امپدانس نویز بهینه قرار داده شده و عدد نویز برابر با 4.8dB به دست آمده است. مدار پیشنهادی در تکنولوژی 0.13µmCMOS و با نرم افزار ADS شبیه سازی شده است. تمامی سلف ها و مدارهای تطبیق امپدانس، با خطوط انتقال مایکرواستریپ پیاده سازی شده اند. به دمنظور مدل سازی دقیق زیرلایه خط انتقال مایکرواستریپ، مدل زیرلایه موجود در نرم افزار ADS اصلاح شده است. دقت مدل مورد استفاده، با شبیه سازی الکترومغناطیسی در نرم افزار HFSS مورد تایید قرار گرفته است. LNA پیشنهادی دارای بهره توان 11.07dB، توان مصرفی 3.6mW و پارامترهای تطبیق ورودی و خروجی -26dB و -23dB در فرکانس کاری است لینک ثابت رکورد: ../opac/index.php?lvl=record_display&id=14237 زبان مدرک : فارسی

 فهرست موجودی مدرک

شماره ثبت	شماره بازیابی	نام عام مواد	محل نگهداری	بخش	وضعیت ثبت	وضعیت امانت
158پ	158پ	پایان‌نامه	کتابخانه سجاد	برق - الکترونیک	اسناد مرجع	غیر قابل امانت

 نظرهای کاربران درباره این مدرک

تعداد نظرات کاربران :0 . برای افزودن نظر خود کلیک نمایید.

رای شما : بدون امتیاز بد ضعیف خوب بسیار خوب جذاب

موضوع

شرح نظر شما

طراحی و بهینه سازی تقویت کننده ی کم نویز تفاضلی (1393) / قاسمی ، محمود، نویسنده

نوع مدرک: متون چاپی سرشناسه قاسمی ، محمود، نویسنده عنوان : طراحی و بهینه سازی تقویت کننده ی کم نویز تفاضلی تکرار نام مولف : محمود قاسمی سال نشر : 1393 صفحه شمار: 63ص شناسه افزوده : نبوتی ، هومن، استاد راهنما چکیده : چکیده در این پایان نامه ابتدا به بررسی مدار یک تقویت کننده ی باریک باند کسکود تفاضلی با دژنراسیون سلفی و کوپل متقاطع خازنی پرداخته می شود. در روش دژنراسیون سلفی، یک سلف کم اندوکتانس به سورس ترانزیستور ورودی، که دارای ترکیب سورس- مشترک است و حکم ترانزیستور اصلی را دارد، متصل می شود. بخش اعظم حذف خازن پارازیتیک گیت- سورس ترانزیستور اصلی توسط سلف اتصال یافته به گیت این ترانزیستور صورت می گیرد. عمل مشترک این سلف و ترانزیستور اصلی با عرض خاص، بعلاوه ی اثر اندک سلف دژنراتیو واقع در سورس باعث حذف اثر خازنی گیت- سورس ترانزیستور اصلی می شود و تطبیق مناسب ورودی که شامل دست یابی به مقاومت حقیقی 50Ω است را بدنبال می آورد. کوپل متقاطع خازنی از طریق کوپلاژ خازنی گیت هریک از ترانزیستورهای کسکود به سورس ترانزیستور کسکود دیگر سبب افزایش ترارسانایی این دو ترانزیستور و خطی سازی بهتر می شود، و بطور طبیعی اما قدری کمتر باعث کاهش اثر میلر ترانزیستور اصلی نیز می شود. افزودن سلفی بنام L_add به گیت ترانزیستور کسکود در صورتی که r_o در هر یک از دو ترانزیستور اصلی و کسکود واقع در مونتاژ کسکود بقدر کافی بزرگ باشند، سبب اصلاح خطی سازی و نویز می شود. تا این مرحله با انجام شبیه سازی بکمک نرم افزار Agilent ADS و بکاربردن کتابخانه ی TSMC 0.18μm ، عدد نویز معادل 1.9dB و بهره ی توان 10dB حاصل می شود، ضمن اینکه S11 معادل dB 9.5- است و جریان نیز 12.33mA از منبع 1.8V کشیده می شود. در ادامه با اجرای روش پیشنهادی، که شامل اتصال موازی یک خازن کوچک به بالون ورودی و انجام تغییراتی بر روی ابعاد المانهای مدار به منظور تطبیق با شرایط جدید می باشد، مقدار نویز به 0.981dB کاهش می یابد. اتصال این خازن سبب می شود که دست یابی به عدد نویز کمتر از 1dB به گونه ای که همراه با S11 عالی و نیز سلف متصل به گیت با اندوکتانسی کمتر از 10nH باشد، بخوبی میسر شود. نقطه ی فشرده سازی 1dB ورودی در این حالت در حدود 3dBm است. مدار اصلاح شده در برابر رنج تغییرات دما از -45℃ تا 85℃ بشدت مقاوم است و در تمام گوشه های پروسس و نیز نسبت به نوسانات منبع ولتاژ پایداری خیلی خوبی دارد. تنها ایراد این مدار شاید مصرف توان آن باشد که شامل جریان 14.4mA از منبع ولتاژ 1.8V است. واژه های کلیدی : پارامترهای پراکندگی، تقویت کننده کم نویز، دژنراسیون سلفی، کسکود تفاضلی، کوپل متقاطع خازنی لینک ثابت رکورد: ../opac/index.php?lvl=record_display&id=14324 زبان مدرک : فارسی

 فهرست موجودی مدرک

شماره ثبت	شماره بازیابی	نام عام مواد	محل نگهداری	بخش	وضعیت ثبت	وضعیت امانت
233پ	233پ	پایان‌نامه	کتابخانه سجاد	برق - الکترونیک	اسناد مرجع	غیر قابل امانت

 نظرهای کاربران درباره این مدرک

تعداد نظرات کاربران :0 . برای افزودن نظر خود کلیک نمایید.

رای شما : بدون امتیاز بد ضعیف خوب بسیار خوب جذاب

موضوع

شرح نظر شما

طراحی و بهینه سازی مدار واسط سنسورهای خازنی با استفاده از مدولاتورهای △∑ (1389) / غفارزادگان ، کریم، نویسنده

نوع مدرک: متون چاپی سرشناسه غفارزادگان ، کریم، نویسنده عنوان : طراحی و بهینه سازی مدار واسط سنسورهای خازنی با استفاده از مدولاتورهای △∑ تکرار نام مولف : کریم غفارزادگان سال نشر : 1389 صفحه شمار: 74ص شناسه افزوده : نبوتی ، هومن، استاد راهنما چکیده : چکیده اخیرا، در صنعت درخواست برای شتاب سنج های MEMS با توان پایین برای کاربردهای مختلف اعم از نظامی و پزشکی،سیستم ناوبری،سیستم پایداری خودرو و... افزایش یافته است. شتاب سنج های MEMS شامل یک قسمت حسگر و مدار رابط الکترونیکی می باشد.در این پروژه ابتدا ساختار مناسب برای خروجی دیجیتال حسگر انتخاب شده و باتوجه به مزیت های مبدل ∑△ این مبدل به صورت سیستماتیک در نرم افزار متلب شبیه سازی شده سپس شتاب سنج الکترومکانیکی ∑△ مرتبه 4 با حلقه فیدبک به صورت بهینه برای سنسور مورد نظر طراحی و تاثیر عوامل غیر خطی و عوامل غیر ایده ال قسمت الکترونیکی مانند: محدود بودن گین تقویت کننده، نویز ، محدودیت پهنای باند و ...پیاده سازی شده است و به صورت سیستماتیک بررسی شده است. با توجه به نتایج به دست آمده یک تقویت کننده کلاس AB سوئیچ شونده طراحی شده است لینک ثابت رکورد: ../opac/index.php?lvl=record_display&id=14148 زبان مدرک : فارسی

 فهرست موجودی مدرک

شماره ثبت	شماره بازیابی	نام عام مواد	محل نگهداری	بخش	وضعیت ثبت	وضعیت امانت
31پ	31پ	پایان‌نامه	کتابخانه سجاد	برق - الکترونیک	اسناد مرجع	غیر قابل امانت

 نظرهای کاربران درباره این مدرک

تعداد نظرات کاربران :0 . برای افزودن نظر خود کلیک نمایید.

رای شما : بدون امتیاز بد ضعیف خوب بسیار خوب جذاب

موضوع

شرح نظر شما

طراحی و بهینه سازی مدار ورودی کم نویز برای گیرنده هایRF Design and Optimization of Low Noise Front End Circuits (1390) / متین دوست ، سمانه، نویسنده

نوع مدرک: متون چاپی سرشناسه متین دوست ، سمانه، نویسنده عنوان : طراحی و بهینه سازی مدار ورودی کم نویز برای گیرنده هایRF Design and Optimization of Low Noise Front End Circuits تکرار نام مولف : سمانه متین دوست سال نشر : 1390 صفحه شمار: 40ص شناسه افزوده : نبوتی ، هومن، استاد راهنما چکیده : چکیده این پایان نامه طراحی و بهینه سازی چهار مدار در فرکانس های بالا را مورد بررسی قرار می دهد. در ابتدا دو ساختار جدید LNA باند پهن و باند باریک را مطرح می کنیم. ساختار LNA پهن باند در یک رنج وسیع 3-10GHz و در تغییرات بهره کمتر از 3dB طراحی شده است. در این ساختار توپولوژی Current-reuse، فیدبک و فیلتر بالاگذر برای تطبیق ورودی، داشتن بهره بالا و عدد نویز کم در چند طبقه طراحی شده است. این طراحی با نرم افزار ADS و در تکنولوژیCMOS 0.18μm با ولتاژ تغذیه 1.2V به بهره ، حداقل عدد نویز (1.7) dB و تطبیق ورودی کمتر از -7dB رسیده است و سپس جهت داشتن پارامترهای خروجی مناسب از الگوریتم های تکاملی همانند الگوریتم ژنتیک در بهینه سازی این مدار و یک مدار باند پهن دیگر به عنوان نمونه جهت داشتن یک عرض باند فلت در کل باند فرکانسی استفاده کردیم. نتایج حاصل از الگوریتم ژنتیک ما را در رسیدن به بهره بالا، عدد نویز کم، تطبیق ورودی و خروجی مناسب و عرض باند کم در کل باند فرکانسی را برای ما به راحتی میسر کرد. از دیگر ساختارهای طراحی شده در این پروژه، طراحی یک LNA باند باریک با ساختار تفاضلی می باشد. نتایج حاصله از این طراحی بدلیل استفاده از توپولوژی Current-reuse و ساختار تفاضلی دارای بهره بالا، عدد نویز کم و تطبیق ورودی و خروجی مناسب در فرکانس 2.4 GHz می باشد. مزیت این ساختار بدلیل طراحی آن به صورت تفاضلی می باشد که این منجر به بهبود عملکرد این مدار در مدارات فرانت اند (LNA/Mixer) می شود. شبیه سازی با نرم افزار ADS و در تکنولوژی 0.18μm CMOS با ولتاژ تغذیه 1.2Vبه بهره¬ای معادل 41dB، عدد نویز 1.6dB و تطبیق ورودی و خروجی -15dB و -16dB رسیده است. از دیگر اهداف اصلی در این پایان نامه رسیدن به یک طراحی مناسب برای فرانت اند کم نویز می باشد که در این راستا ما را به سمت طراحی LNA و بهینه سازی آن سوق داد. برای رسیدن به این منظور از یک فرانت اند پرکاربرد در زمینه بیوتله متری قابل کاشت با عملکرد آن در دو باند فرکانسی 2.4/5.2 GHz استفاده کردیم و این ساختار را نیز در جهت رسیدن به یک گین تبدیل بالا، عدد نویز کم، تطبیق ورودی مناسب و خطی سازی خوب بهبود دادیم. در باند فرکانسی 2.4 GHz به گین تبدیل 16.8dB عدد نویز 9dB و IIP3 ،-10dBm با پارامتر S11 برابر -27dB رسیدیم و در 5.2GHz به گین تبدیل 16.2dB عدد نویز 4.5dB و IIP3، -12dBm با پارامتر S11 برابر-18dB رسیدیم لینک ثابت رکورد: ../opac/index.php?lvl=record_display&id=14125 زبان مدرک : فارسی

 فهرست موجودی مدرک

شماره ثبت	شماره بازیابی	نام عام مواد	محل نگهداری	بخش	وضعیت ثبت	وضعیت امانت
7پ	7پ	پایان‌نامه	کتابخانه سجاد	برق - الکترونیک	اسناد مرجع	غیر قابل امانت

 نظرهای کاربران درباره این مدرک

تعداد نظرات کاربران :0 . برای افزودن نظر خود کلیک نمایید.

رای شما : بدون امتیاز بد ضعیف خوب بسیار خوب جذاب

موضوع

شرح نظر شما

طراحی تقویت کننده توان کلاس E با شبکه تطبیق جدید (1393) / حیدری ، محمدعلی، نویسنده

نوع مدرک: متون چاپی سرشناسه حیدری ، محمدعلی، نویسنده عنوان : طراحی تقویت کننده توان کلاس E با شبکه تطبیق جدید تکرار نام مولف : محمدعلی حیدری سال نشر : 1393 صفحه شمار: 86ص شناسه افزوده : نبوتی ، هومن، استاد راهنما چکیده : چکیده رشد روز افزون فناوری بی سیم همراه و در خواست ها برای سیستم هایی با عمر باطری بیشتر، نیاز به توجه بیشتر به سوی طراحی هایی با مصرف توان کمتر را ایجاب می کند. در این بین تقویت کننده های توان به دلیل مصرف توان زیاد، نیاز به طراحی دقیقی دارند. تلاش های زیادی برای افزایش بازدهی تقویت کننده های توان چه در سطح مداری و چه در سطح سیستمی صورت گرفته است. در سطح مداری، یکی از پرکاربردترین روش ها استفاده از تقویت کننده های توان سوئیچ شونده، به ویژه تقویت کننده های کلاس E می باشد. در تقویت کننده ی کلاس E به دلیل بهره گیری از شرایط سوئیچ شوندگی نرم و عدم انطباق ولتاژ و جریان المان فعال، بازده 100% در تئوری قابل حصول است. البته، عوامل غیر ایده آل مربوط به المان فعال همچون مقاومت حالت روشن غیر صفر، زمان گذار روشن به خاموش غیر صفر و اندوکتانس پارازیتی، و همچنین ضریب کیفیت محدود المان های غیر فعال باعث تنزل بازدهی آنها می شوند. در نظر نگرفتن عوامل پارازیتیکی در طراحی تقویت کننده ی کلاس E می تواند به عملکرد بد تقویت کننده یا خرابی آن منجر شود. بنابراین نیاز به بررسی دقیق تأثیر چنین المان های داریم. توان خروجی و فرکانس کاری تقویت کننده های توان، همچنین، دو مشخصه ی اصلی از تقویت کننده های توان را شامل می شوند. برای حصول توان های بالا از تقویت کننده ی کلاس E، نیاز به استفاده از مقاومت های بار کوچک و یا ولتاژ تغذیه ی بالا می شود، که اولی باعث افزایش تلفات المان فعال و شبکه ی تطبیق خروجی و دومی باعث افزایش ولتاژ استرس بر روی المان فعال می شود. خازن خروجی ترانزیستورها عامل محدودیت فرکانس کاری تقویت کننده کلاس E در فرکانس های بالا می باشد که مقدار خازن بهینه موازی با این خازن قابل مقایسه می شود. در این تحقیق، شبکه بار جدیدی برای تقویت کننده ی کلاس E پیشنهاد شده است. این ساختار به تقویت کننده امکان استفاده از مقاومت بار و خازن موازی بزرگتر را می دهد و ظرفیت توان تقویت کننده را افزایش می دهد. افزایش مقاومت بار به افزایش بازدهی تقویت کننده کمک می کند و افزایش خازن موازی امکان افزایش فرکانس کاری برای یک المان فعال مشخص را فراهم می¬کند. همچنین، مقدار هارمونیک موجود روی مدار رزونانس کاهش یافته که امکان استفاده از ضریب کیفیتهای پایین تردر مقایسه با ساختار ابتدایی کلاسE را امکان پذیر می سازد. در این طراحی ابتدا شبیه سازی ها با استفاده از سلف های ایده آل و در ادامه شبیه سازی با استفاده از سلف های اسپایرال انجام و مقایسه شده است. مدار پیشنهادی، جهت کار در فرکانس 2.4GHz برای کاربردهای WLAN که نیازهای استاندارد 802.11b IEEE را تأمین می نماید، طراحی شده است. مدار پیشنهادی در فرکانس کاری 2.4GHz و به ازای ولتاژ تغذیه 1.8V ، قادر است بهره ای برابر با 23.2dB و توان خروجی در حدود 230mW برای بار خروجی 50Ω فراهم نماید. همچنین بازده افزوده توان مدار و راندمان به ترتیب برابر با 84.3% و 80.4% میباشد لینک ثابت رکورد: ../opac/index.php?lvl=record_display&id=14177 زبان مدرک : فارسی

 فهرست موجودی مدرک

شماره ثبت	شماره بازیابی	نام عام مواد	محل نگهداری	بخش	وضعیت ثبت	وضعیت امانت
69پ	69پ	پایان‌نامه	کتابخانه سجاد	برق - الکترونیک	اسناد مرجع	غیر قابل امانت

 نظرهای کاربران درباره این مدرک

تعداد نظرات کاربران :0 . برای افزودن نظر خود کلیک نمایید.

رای شما : بدون امتیاز بد ضعیف خوب بسیار خوب جذاب

موضوع

شرح نظر شما

طراحی و شبیه سازی تقویت کننده های کم نویز با ولتاژ و توان مصرفی بسیارکم (1390) / کارگران ، احسان، نویسنده

نوع مدرک: متون چاپی سرشناسه کارگران ، احسان، نویسنده عنوان : طراحی و شبیه سازی تقویت کننده های کم نویز با ولتاژ و توان مصرفی بسیارکم تکرار نام مولف : احسان کارگران سال نشر : 1390 صفحه شمار: 85ص شناسه افزوده : نبوتی ، هومن، استاد راهنما چکیده : چکیده در سالهای اخیر ، رشد و توسعه تجهیزات مخابرات سیار و سیستم های قابل حمل سبب شده محققان و طراحان RF بر روی مدارات با ولتاژ و توان مصرفی کم تمرکز بیشتری داشته باشند . امروزه اکثر سیستم ها به صورت بیسیم می باشند و کاهش توان مصرفی امری ضروریست که سبب افزایش طول عمر باطری می شود . یکی از مهمترین بخش های گیرنده تقویت کننده کم نویز است که به عنوان اولین طبقه هر گیرنده محسوب می شود . مهمترین ویژگی LNA عدد نویز کم و گین بالاست . عدد نویز این تقویت کننده به صورت مستقیم به عدد نویز کل گیرنده اضافه می شود . برای سیستم های بیسیم با برد کم مثل WLAN ، طول عمر باطری اهمیت بیشتری دارد . در این پروژه چندین مدار LNA با ولتاژ و توان مصرفی کم طراحی و شبیه سازی شده است . دو ساختار folded cascode ، یکی با رویکرد ولتاژ و توان مصرفی فوق العاده کم و دیگری با گین بالا نویز کم و ولتاژ کم در فرکانس کاری GPS طراحی و شبیه سازی شده است . یکی از روشهای افزایش گین، استفاده از تکنیک gm-boosting می باشد. این تکنیک بر روی ساختار folded cascode پیاده سازی شده است. همانطور که می دانیم با استفاده از تکنیک دژنراسیون سلفی ، رسیدن به بخش حقیقیΩ 50 به راحتی امکان پذیر است اما گین مدار کاهش می یابد و برای جبران آن باید توان بیشتری مصرف شود . حال اگر از مقاومت پارازیت گیت برای تطبیق امپدانس ورودی استفاده شود ، هدایت موثر انتقالی ترانزیستور افزایش یافته و گین مدار بهبود می یابد . ساختارهای جدیدی معرفی شده که ولتاژ و توان کمی مصرفی می کنند که برای کاربرد در سیستم های WLAN طراحی و شبیه سازی شده اند. تقویت کننده کم نویز با ولتاژ و توان مصرفی کم برای کاربرد در سیستم های باند فوق پهن طراحی و شبیه سازی شده است. همچنین با بکارگیری روش خطیسازی، خطسانی مداراتfolded cascode بهبود یافته است. کلمات کلیدی : تقویت کننده کم نویز ، عدد نویز ، تکرار کننده جریان ، بالک بایاس، مقاومت پارازیت گیت ، ولتاژ و توان فوق العاده کم، باند فوق پهن لینک ثابت رکورد: ../opac/index.php?lvl=record_display&id=14244 زبان مدرک : فارسی

 فهرست موجودی مدرک

شماره ثبت	شماره بازیابی	نام عام مواد	محل نگهداری	بخش	وضعیت ثبت	وضعیت امانت
164پ	164پ	پایان‌نامه	کتابخانه سجاد	برق - الکترونیک	اسناد مرجع	غیر قابل امانت

 نظرهای کاربران درباره این مدرک

تعداد نظرات کاربران :0 . برای افزودن نظر خود کلیک نمایید.

رای شما : بدون امتیاز بد ضعیف خوب بسیار خوب جذاب

موضوع

شرح نظر شما

طراحی و شبیه سازی خازن قابل تنظیم MEMS سه صفحه ای در فرآیند استاندارد CMOS (1390) / عاشوری ، مینا، نویسنده

نوع مدرک: متون چاپی سرشناسه عاشوری ، مینا، نویسنده عنوان : طراحی و شبیه سازی خازن قابل تنظیم MEMS سه صفحه ای در فرآیند استاندارد CMOS تکرار نام مولف : مینا عاشوری سال نشر : 1390 صفحه شمار: 82ص شناسه افزوده : نبوتی ، هومن، استاد راهنما چکیده : چکیده: در سال های اخیر پیشرفت های زیادی در توسعه قطعات RF MEMS صورت گرفته است. یکی از این قطعات که توجه زیادی به آن شده است، خازن های متغیر MEMS می باشد. این تحقیق شامل بررسی جامعی در مورد خازن های متغیر MEMS، روش تنظیم آنها، کاربردهای این قطعات و روش های بهبود مشخصات یک خازن متغیر که شامل روش های افزایش ضریب کیفیت خازن، افزایش بازه تنظیم و خطی سازی منحنی مشخصه ولتاژ ظرفیت خازن می گردد، می باشد. در ادامه روش های موجود و متداول برای ساخت خازن های متغیر MEMS بررسی و یک نمونه خازن متغیر سه صفحه ای با ذکر مزایای استفاده از تکنولوژی استاندارد 0.18µm CMOS با استفاده از لایه های فلزی موجود در این تکنولوژی، به منظور افزایش بازه تنظیم و ضریب کیفیت خازن نسبت به طرح قراردادی، طراحی و توسط نرم افزار الکترومغناطیسی EM3DS شبیه سازی شده است. با استفاده از شبیه سازی انجام شده، حداکثر و حداقل ظرفیت اندازه گیری شده به ترتیب C max = 2 PF وC min=1 PF است که قابلیت تنظیم 100% را نشان می دهد و ضریب کیفیت محاسبه شده 300 در 1 GHZ است. نتایج شبیه سازی نشان می دهد که بازه تنظیم خازن سه صفحه ای نسبت به طرح قراردادی دو برابر افزایش یافته است. همچنین استفاده از لایه های فلزی موجود در فرآیند ساخت CMOS به عنوان صفحات خازن با هدایت الکتریکی بالاتر از لایه های پالی سیلیکون که در ساختارهای قبلی مورد استفاده قرار می گرفته است، تلفات ناشی از هدایت پایین و اثر پوستی را کاهش داده و موجب افزایش ضریب کیفیت شده است. همچنین روش پیاده سازی خازن سه صفحه ای طی سه مرحله خوردگی یونی انفعالی (RIE)، خوردگی تر و دومین خوردگی یونی انفعالی (RIE) با توجه به روش های به کار گرفته شده در مراجع قبلی، بررسی و ذکر شده است. ضخامت صفحات فلزی خازن، فاصله هوایی و دی الکتریک موجود بین صفحات خازن مطابق با مشخصات استاندارد لایه های موجود در تکنولوژی CMOS 0.18µm در نظر گرفته شده است. در ادامه مدار معادل این خازن با استفاده از پارامترهای شبکه دوقطبیY محاسبه و ارائه شده است لینک ثابت رکورد: ../opac/index.php?lvl=record_display&id=14144 زبان مدرک : فارسی

 فهرست موجودی مدرک

شماره ثبت	شماره بازیابی	نام عام مواد	محل نگهداری	بخش	وضعیت ثبت	وضعیت امانت
27پ	27پ	پایان‌نامه	کتابخانه سجاد	برق - الکترونیک	اسناد مرجع	غیر قابل امانت

 نظرهای کاربران درباره این مدرک

تعداد نظرات کاربران :0 . برای افزودن نظر خود کلیک نمایید.

رای شما : بدون امتیاز بد ضعیف خوب بسیار خوب جذاب

موضوع

شرح نظر شما