رکوردهای مرتبط با این نویسنده

استفاده از مبدل‌های آنالوگ به دیجیتال عبور از سطح برای پردازش سیگنال‌های پزشکی (1395) / مرشدلو ، رضا، نویسنده

نوع مدرک: متون چاپی سرشناسه مرشدلو ، رضا، نویسنده عنوان : استفاده از مبدل‌های آنالوگ به دیجیتال عبور از سطح برای پردازش سیگنال‌های پزشکی تکرار نام مولف : رضا مرشدلو سال نشر : 1395 یادداشت چکیده: میکروالکترونیک جدید گرایش به مجتمع سازی تمام بلوک‌های مداری روی یک تراشه دارد؛ از طرفی در بین تمام بلوک‌های مداری مبدل‌های آنالوگ به دیجیتال جزو اجزای کلیدی مدار هستند که وظیفه انتقال اطلاعات از حوزه آنالوگ به دیجیتال را بر عهده‌دارند و بسته به کاربرد می‌تواند سهم زیادی از توان مصرفی کل سیستم را به خود اختصاص دهد. امروزه رقابت تنگاتنگی برای ساخت مبدل‌های کم‌توان‌تر و پرسرعت‌تر در جریان است، انتخاب نوع مناسب نمونه‌برداری و ساختار مناسب برای مبدل‌های آنالوگ به دیجیتال می‌تواند نقش مهمی را در کارآیی کل سیستم ایفا کنند. تاکنون روش‌های متعددی به‌منظور پیاده‌سازی مبدل‌های آنالوگ به دیجیتال ارائه‌شده است که این روش‌ها اغلب بر پایه نمونه‌برداری سنکرون از سیگنال ورودی استوار شده‌اند که در آن صرف‌نظر از میزان فعالیت سیگنال ورودی، نمونه‌برداری و تبدیل اطلاعات با سرعت ثابت صورت می‌پذیرد. به‌طورکلی هدف اصلی پژوهش پیش رو، بررسی نوع جدیدی از مبدل‌ها به نام مبدل‌های گذر از سطح می‌باشد. در این نوع مبدل، نرخ نمونه‌برداری از سیگنال ورودی وابسته به میزان فعالیت سیگنال ورودی است. این ویژگی سبب بهبود قابل‌توجه کارآیی در سیستم‌هایی می‌شود که بر روی سیگنال‌های تنک و قطاری-شکل عمل می‌کنند. در فصل‌های پیش رو در ابتدا مفهوم مبدل آنالوگ به دیجیتال و سپس برخی از انواع این مبدل‌ها مورد بررسی قرارگرفته و ازنظر توان مصرفی مقایسه می‌گردند. در ادامه ساختار مبدل‌های گذر از سطح بررسی می‌شود. همچنین برای نشان دادن کارایی این روش نمونه‌برداری، یک سیستم تبدیل آنالوگ به دیجیتال برای آشکارسازی QRS از سیگنال ECG پیاده‌سازی شده است. با بررسی عوامل مؤثر در تعیین مشخصه‌های این مبدل و بازنگری الگوریتم تشخیص وبه‌کارگیری ایده‌های جدید و ساده سعی بر بهبود آن شده است. با بهبود الگوریتم آشکارسازی، به‌دقت آشکارسازی 42/1% و حساسیت 02/99% و پیش‌بینی مثبت 56/99% دست‌یافته‌ایم. پردازشگر سیستم تشخیص موجQRS در تکنولوژی CMOS 0.18 μm با ولتاژ 8/1 ولت و برای شناسایی موج QRS از سیگنال ECG به کمک نرم‌افزار Synopsys Design Compiler پیاده‌سازی شده است. توان مصرفی پردازنده آشکارساز QRS، 270 نانووات و سطح اشغالی آن 0365/0 میلی¬متر مربع به دست آمده است. توان مصرفی، میزان حافظه لازم برای پیاده¬سازی و در نتیجه سطح اشغالی پردازنده پیاده سازی شده از پردازنده ساختارهای متعارف دیگر تشخیص موج QRS کمتر است شناسه افزوده : رضایی ده سرخ ، حمیدرضا، استاد راهنما لینک ثابت رکورد: ../opac/index.php?lvl=record_display&id=14947 زبان مدرک : فارسی

 فهرست موجودی مدرک

شماره ثبت	شماره بازیابی	نام عام مواد	محل نگهداری	بخش	وضعیت ثبت	وضعیت امانت
269پ	269پ	پایان‌نامه	کتابخانه سجاد	برق - الکترونیک	اسناد مرجع	غیر قابل امانت

 نظرهای کاربران درباره این مدرک

تعداد نظرات کاربران :0 . برای افزودن نظر خود کلیک نمایید.

رای شما : بدون امتیاز بد ضعیف خوب بسیار خوب جذاب

موضوع

شرح نظر شما

آشکارسازی حمله صرعی براساس تحلیل سیگنال EEG با استفاده از روش نمونه‌برداری عبور از سطح (1397) / ارکیان ، مهسا، نویسنده

نوع مدرک: متون چاپی سرشناسه ارکیان ، مهسا، نویسنده عنوان : آشکارسازی حمله صرعی براساس تحلیل سیگنال EEG با استفاده از روش نمونه‌برداری عبور از سطح تکرار نام مولف : مهسا ارکیان سال نشر : 1397 صفحه شمار: 59ص یادداشت چکیده امروزه با توجه به پژوهش‌‌های گسترده‌ای که در حوزه تشخیص اتوماتیک حملات صورت گرفته، از لحاظ دقت و سرعت در تشخیص، بهبود‌های قابل توجهی مشاهده می‌شود. تاکنون ویژگی‌های مختلفی جهت استفاده در الگوریتم‌های آشکارساز حمله، معرفی شده که این ویژگی‌ها با استفاده از آنالیزهای حوزه زمان، فرکانس یا زمان-فرکانس، به دست می‌آیند. با توجه به این نکته که تشخیص حمله باید با دقت حداکثری و در حداقل زمان ممکن انجام شود، نیاز به پردازش‌های دقیقی در این زمینه است. اما از سوی دیگر پیاده‌سازی سخت‌افزاری این الگوریتم‌ها بر روی پلت‌فرم کم‌توان، جهت کاربردهای مراقبتی و درمانی، باید به نحوی باشد که محدودیت و اختلالی در عملکرد کاربر ایجاد نکند. هدف این پژوهش، ارائه روش جدیدی مبتنی بر نمونه‌برداری عبور از سطح است که دقت قابل قبولی در تشخیص حملات صرعی داشته باشد و در عین‌حال بتواند چالش‌های پیاده‌سازی مداری از جمله میزان حافظه موردنیاز، توان مصرفی و سطح اشغالی را هموار سازد. بدین منظور، سیگنال‌های شامل حملات صرعی از پایگاه داده موجود در اینترنت تهیه شده‌است. در مرحله پیش‌پردازش، از کانال‌های موجود متوسط‌گیری شده و پس از تقویت دامنه آن‌ها، از فیلتر میان‌گذر عبور داده می‌شوند. جهت پردازش سیگنال‌ها در حوزه دیجیتال، سیگنال‌ها به مبدل آنالوگ به دیجیتال عبور از سطح با رزولوشن هفت بیت اعمال شده و در مرحله بعد، تعداد نمونه‌های خروجی مبدل در پنجره‌های زمانی یک ثانیه‌ای شمارش می‌‌گردد. در مرحله نهایی، با استفاده از روش آستانه‌گذاری وفقی، وقوع یا عدم وقوع حمله در پنجره جاری تعیین می‌‌گردد. پیاده‌سازی بخش دیجیتال مدار به زبان سخت‌افزاری VHDL انجام شده و ارزیابی عملکرد الگوریتم از طریق پارامترهای حساسیت، نرخ خطا و میزان تاخیر در تشخیص شروع حمله صورت گرفته‌است. مقادیر نهایی نرخ تشخیص درست و نرخ خطای مثبت کاذب که براساس نتایج میانگین تمام بیماران است، در این پژوهش به ترتیب برابر با 24/80 درصد و 19/15 حمله برساعت است. زمان تاخیر در تشخیص شروع حمله به‌طور متوسط برای این الگوریتم برابر با 08/22 ثانیه بدست آمده‌است. نتایج پیاده‌سازی سخت‌افزاری مدار به‌صورت توان مصرفی برابر با 1.37μW و سطح اشغالی برابر با 0.168 ×0.163 mm2 ارائه می‌شود. در نتیجه استفاده از روش نمونه‌برداری عبور از سطح در پردازش سیگنال‌های مغزی، روشی مناسب برای آشکارسازی حملات صرعی می‌باشد شناسه افزوده : رضایی ده سرخ ، حمیدرضا، استاد راهنما لینک ثابت رکورد: ../opac/index.php?lvl=record_display&id=25059 زبان مدرک : فارسی

 فهرست موجودی مدرک

شماره ثبت	شماره بازیابی	نام عام مواد	محل نگهداری	بخش	وضعیت ثبت	وضعیت امانت
538پ	538پ	پایان‌نامه	کتابخانه سجاد	برق - الکترونیک	اسناد مرجع	غیر قابل امانت

 نظرهای کاربران درباره این مدرک

تعداد نظرات کاربران :0 . برای افزودن نظر خود کلیک نمایید.

رای شما : بدون امتیاز بد ضعیف خوب بسیار خوب جذاب

موضوع

شرح نظر شما

بررسی تاثیر کالیبراسیون بر خطای متااستابیلیتی مقایسه گر در مبدل آنالوگ به دیجیتال SAR (1397) / فریدون مقدم ، سمیه، نویسنده

نوع مدرک: متون چاپی سرشناسه فریدون مقدم ، سمیه، نویسنده عنوان : بررسی تاثیر کالیبراسیون بر خطای متااستابیلیتی مقایسه گر در مبدل آنالوگ به دیجیتال SAR تکرار نام مولف : سمیه فریدون مقدم سال نشر : 1397 صفحه شمار: 63 ص یادداشت چکیده یکی از محدودیت‌های اساسی که در سرعت و دقت مبدل‌های آنالوگ به دیجیتال اهمیت دارد، خطای متااستابیلیتی است. خطای متااستابیلیتی در مقایسه‌گرها به‌عنوان یک چالش محسوب می‌شود. در اغلب مبدل‌های داده مقایسه گر باید در زمان محدودی تصمیم¬گیری کند. اگر در یک مقایسه‌گر اختلاف بین دوپایه ورودی کاهش یابد، مدت‌زمان لازم برای تصمیم گیری مقایسه گر افزایش می یابد. بنابراین اگر اختلاف دو ورودی کاهش یابد و زمان تصمیم گیری محدود شود، خطای متااستابیلیتی می تواند رخ دهد. در یک مقایسه‌گر در یک زمان محدود، سه حالت ممکن است رخ دهد، حالت صفر، حالت یک و حالتی که نه صفر است و نه یک، یعنی اینکه مقایسه‌گر نمی‌تواند درست تصمیم بگیرد. امروزه مبدل‌های داده با تقریب متوالی (SAR) به علت مصالحه خوب بین سرعت، دقت و توان مصرفی از اهمیت ویژه ای در مقایسه با سایر مبدل ها برخوردارند. بنابراین تحلیل و بررسی اثر خطای متااستابیلیتی بر روی مبدل‌های آنالوگ به دیجیتال SAR از اهمیت ویژه ای برخوردار است. در این تحقیق، یک مبدل SAR در نرم افزار MATLAB شبیه‌سازی‌شده و خطای متااستابیلیتی نیز در آن مدل سازی شده است. برای توصیف بهتر این خطا، سیگنال‌های ورودی تصادفی با توزیع یکنواخت، نرمال و لاپلاس به مبدل SAR اعمال‌شده و پارامتر نسبت سیگنال به نویز (SNR) به‌عنوان معیاری از عملکرد مبدل اندازه گیری شده است. همچنین نمودار SNR برحسب طول پنجره متااستابیلیتی برای یک مبدل 10 بیتی برای تعداد زیادی از ورودی های تصادفی با توزیع های ذکرشده، رسم گردیده است. هرگونه انحراف پارامتر و یا مشخصه‌ای از سیستم ایده آل به‌عنوان خطا در سیستم شناسایی می‌شود. برای افزایش دقت و کاهش خطاهایی که در یک مبدل SAR وجود دارد می‌توان از روش کالیبراسیون استفاده کرد. با تکیه بر کالیبراسیون دیجیتال، طراح می‌تواند محدودیت‌های طراحی آنالوگ را تعدیل نموده و در عوض پیچیدگی متناظر را به سمت دیجیتال سوق می‌دهد. در این پایان‌نامه از کالیبراسیون دیجیتال و آنالوگ استفاده‌شده است. کالیبراسیون دیجیتال به دو صورت کالیبراسیون پیش‌زمینه و کالیبراسیون پس‌زمینه بیان می‌شود. مزیتی که کالیبراسیون پس‌زمینه نسبت به کالیبراسیون پیش‌زمینه دارد این است، در روش پس‌زمینه همان‌طور که مبدل عملکرد خود را انجام می‌دهد، عملیات کالیبراسیون انجام می‌شود و در حین کار خطا شناسایی و بهبود داده می‌شود. در این پایان‌نامه برای بهبود خطا، کالیبراسیون پس زمینه به روش Binary-Scaled Error Compensation پیاده‌سازی شده است. در این روش تعدادی خازن اضافی به مدار مبدل دیجیتال به آنالوگ SAR اضافه شده و بدین ترتیب تعداد بیت های بیشتری استخراج می‌شود. مزیت این روش سادگی پیاده سازی آن است. در این پایان‌نامه تأثیر کالیبراسیون بر روی خطای متااستابیلیتی در مبدل SAR موردبررسی و مطالعه قرارمی‌گیرد. بررسی خطای متااستابیلیتی و اثر کالیبراسیون با استفاده از سه سیگنال ورودی تصادفی با توزیع یکنواخت، نرمال و لاپلاس انجام‌شده است. نتایج متااستابیلیتی با استفاده از پارامتر SNR در حالت بدون کالیبراسیون در حدود 60 دسی‌بل با استفاده از توزیعات یکنواخت و نرمال و لاپلاس بوده است. با استفاده از کالیبراسیون مقدار SNR تغییر نموده است، تاثیر کالیبراسیون برای حالتی که خطای متااستابیلیتی به‌صورت قطعیت تصمیم‌گیری می‌کند، بدین‌صورت شرح داده شده است. بنابراین تاثیر کالیبراسیون در حالت توزیعات یکنواخت و نرمال و لاپلاس با مقادیر خازن‌های اعمالی کالیبراسیون تغییر می‌کند و بدین‌صورت است که با اعمال خازن 10 معادل وزن بیت 512 می‌باشد با ورودی‌های یکنواخت و نرمال و لاپلاس مقدار SNR به ترتیب برابر است با 63.17 و 62.08 و 61.55 دسی‌بل می‌باشد. تاثیر کالیبراسیون برای حالتی که خطای متااستابیلیتی به‌صورت تصادفی تصمیم‌گیری می‌کند. به‌طور مشابه با اعمال خازن 10، مقدار پارامتر SNR برای سه ورودی یکنواخت و نرمال و لاپلاس به ترتیب معادل است با 60.45 و 62.31 و 61.74 دسی‌بل می‌باشد شناسه افزوده : رضایی ده سرخ ، حمیدرضا، استاد راهنما لینک ثابت رکورد: ../opac/index.php?lvl=record_display&id=25067 زبان مدرک : فارسی

 فهرست موجودی مدرک

شماره ثبت	شماره بازیابی	نام عام مواد	محل نگهداری	بخش	وضعیت ثبت	وضعیت امانت
547پ	547پ	پایان‌نامه	کتابخانه سجاد	برق	اسناد مرجع	غیر قابل امانت

 نظرهای کاربران درباره این مدرک

تعداد نظرات کاربران :0 . برای افزودن نظر خود کلیک نمایید.

رای شما : بدون امتیاز بد ضعیف خوب بسیار خوب جذاب

موضوع

شرح نظر شما

تحلیل و طراحی تقویت کننده کم نویز و کم توان چاپر کوپلاژ خازنی با استفاده از تکنیک افزایش امپدانس ورودی (1396) / نظرزاده ، احسان، نویسنده

نوع مدرک: متون چاپی سرشناسه نظرزاده ، احسان، نویسنده عنوان : تحلیل و طراحی تقویت کننده کم نویز و کم توان چاپر کوپلاژ خازنی با استفاده از تکنیک افزایش امپدانس ورودی تکرار نام مولف : احسان نظرزاده سال نشر : 1396 صفحه شمار: 63ص یادداشت چکیده: تقویت کنندههای بیومدیکال و ابزاردقیق به طور کلی در کاربردهای بسیار حساس از قبیل ساخت ابزار پزشکی، انواع سنسورها و ابزار دقیق اندازه گیری، استفاده میشوند. با توجه به اینکه این تقویت کننده ها باید سیگنالهایی با دامنه بسیار کوچک و فرکانسهای بسیار پایین را تقویت کنند، کوچکترین عامل نامطلوب در مدار میتواند عملکرد تقویتکننده را مختل کند. یکی از مشکلات این تقویتکنندهها، به دلیل کاربردهای فرکانس پایین آنها، آفست و نویز 1/f میباشد. به دلیل شرایط بحرانی نویز در فرکانسهای پایین، استفاده از تکنیکهایی برای حذف آن لازم است. در سالهای اخیر تکنیکهای متعددی برای حذف یا کاهش نویز تقویتکنندههای بیومدیکال و ابزاردقیق ارائهشده است و در میان آنها تکنیکهای auto-zeroing و chopping از بهترین و مؤثرترین روشها به حساب میآیند. هرکدام از این روشها مشکلاتی از قبیل spike ، ریپل خروجی، notch و آفست باقیمانده هم به همراه دارند. برای کاهش ریپل خروجی، از یک حلقه کاهش ریپل و برای حذف آفست DC از ساختار حلقه اصلاح DC استفاده شده است. یک تقویتکننده ابزاردقیق با توجه به کاربرد، باید نویز و آفست بسیار کم، CMRR ، PSRR و امپدانس ورودی بزرگ و همچنین مصرف توان کم داشته باشد. در این گزارش، یکی از ساختارهای معروف تقویت کننده چاپر به نام کوپلاژ خازنی، در تکنولوژی 0.18 μm شبیهسازی و تحلیل شده است. برای کاهش اثر اختلاف DC الکترودهای ورودی، از یک حلقه اصلاح DC (DC Servo Loop) استفاده شده است، برای حذف ریپل ایجادشده در خروجی، یک حلقه کاهش ریپل) Ripple Reduction Loop (در مدار قرار گرفته است و برای افزایش امپدانس ورودی از تکنیک مسیر کمکی در ورودی تقویتکننده استفاده شده است. جریان مصرفی کل تقویتکننده 1 μA است که سهم جریان حلقههای RRL ، DSL و مسیر کمکی مجموعاً 350 nA میباشد. بهره تقویت کننده 40 dB و پهنای باند آن 700 Hz است. مقادیر CMRR و PSRR به ترتیب 175.04 dB و 150.64 dB بدست آمده است. مقدار نویز ورودی)در بازه فرکانس 0.01 Hz تا 700 Hz) 8.77 μV میباشد و Noise Efficiency Factor در این تقویتکننده مقدار 12.63 محاسبه شده است شناسه افزوده : رضایی ده سرخ ، حمیدرضا، استاد راهنما لینک ثابت رکورد: ../opac/index.php?lvl=record_display&id=18200 زبان مدرک : فارسی

 فهرست موجودی مدرک

شماره ثبت	شماره بازیابی	نام عام مواد	محل نگهداری	بخش	وضعیت ثبت	وضعیت امانت
310پ	310پ	پایان‌نامه	کتابخانه سجاد	برق - الکترونیک	اسناد مرجع	غیر قابل امانت

 نظرهای کاربران درباره این مدرک

تعداد نظرات کاربران :0 . برای افزودن نظر خود کلیک نمایید.

رای شما : بدون امتیاز بد ضعیف خوب بسیار خوب جذاب

موضوع

شرح نظر شما

تحلیل و طراحی مبدل زمان به دیجیتال کم‌توان مبتنی بر دو اسیلاتور حلقه Vernier (1397) / بیات ، سمانه، نویسنده

نوع مدرک: متون چاپی سرشناسه بیات ، سمانه، نویسنده عنوان : تحلیل و طراحی مبدل زمان به دیجیتال کم‌توان مبتنی بر دو اسیلاتور حلقه Vernier تکرار نام مولف : سمانه بیات سال نشر : 1397 صفحه شمار: 84ص یادداشت چکیده امروزه شاهد پیشرفت چشم‌گیر تکنولوژی‌های CMOS و کاهش ولتاژ منبع تغذیه هستیم که چالش‌هایی برای طراحان در حوزه آنالوگ ایجاد کرده است. مدارات مبتنی بر زمان به‌عنوان راه‌حلی برای غلبه بر این چالش‌ها پیشنهاد می‌شوند. در این مدارات اطلاعات توسط اختلاف‌زمانی بین رویدادها به نمایش گذاشته می‌شود. مبدل‌های زمان به دیجیتال به‌عنوان یکی از بلوک‌های اساسی در مدارات حوزه زمان محسوب می‌شود که وظیفه انتقال اطلاعات از حوزه زمان به یک پردازشگر دیجیتالی را بر عهده دارد و وابسته به کاربرد می‌تواند سهم زیادی را در توان مصرفی کل سیستم ایفا کند. درنتیجه، انتخاب مناسب مبدل زمانی و طراحی بهینه آن نقش بسزایی در عملکرد کل سیستم دارد.انتخاب ساختار مناسب مبدل زمانی و طراحی بهینه آن با توجه به کاربرد و مشخصات موردنیاز سیستم می‌تواند ما را به یک طراحی بهینه ازنظر توان و مساحت اشغالی برساند. هدف از این پایان‌نامه، طراحی و بهینه‌سازی مبدل زمان به دیجیتال مبتنی بر دو اسیلاتور حلقه Vernier برای کاربردهای تصویربرداری پزشکی می‌باشد. در کاربرد‌های جدید و به‌خصوص کاربردهای پزشکیرزولوشن و توان مصرفی دستگاه به‌عنوان پارامترهای اساسی محسوب می‌شود و امروزه موردتوجه طراحان بسیاری قرارگرفته است. در این کاربردها نیازمند توان کم، رزولوشن بالا و رنج دینامیکی نسبتاً متوسط هستیم که ساختار مبدل زمانی مبتنی بر دو اسیلاتور حلقه Vernier برای آن مناسب است. در این پایان‌نامه پس از ارائه توضیحاتی در مورد نحوه عملکرد و نکات موردتوجه در مبدل‌های زمان به دیجیتال، چند المان تأخیر (دو المان تأخیرCurrent-Straved و تفاضلی) به‌عنوان یکی از بلوک‌های حائز اهمیت در مبدل‌های زمانی مبتنی بر دو اسیلاتور حلقه Vernier شبیه‌سازی گردید.پس از نوشتن روابط حاکم بر این مبدل‌ها، اثبات رابطه‌های مربوط به پارامترهای غیرخطی (INL و DNL) در آن‌ها ارائه گردیده است؛ همچنین با بررسی عوامل مؤثر در تعیین مشخصه‌های این مبدل زمانی، روابط اثبات‌شده و تطبیق نتایج حاصل با شبیه‌سازی، به ارائه روش‌های پیشنهادی برای طراحی این مبدل‌ها پرداخته‌شده است. برای نشان دادنکارآیی این نوع از مبدل‌های زمانی، یک مبدل زمان به دیجیتال مبتنی بر دو اسیلاتور حلقه Vernier یازده بیتی به‌طور کامل مورد طراحی و شبیه‌سازی قرار گرفت و راه‌کارهایی برای بهینه‌سازی توان آن مطرحگردید. مبدل زمان به دیجیتال مبتنی بر دو اسیلاتور حلقه Vernier یازده بیتی در تکنولوژی 0.18 µm CMOSشبیه‌سازی‌شده است. این مبدل دارای رزولوشن 14ps و رنج دینامیکی بیش از 8ns می‌باشد. توان مصرفی ساختار پیشنهادی نسبت به ساختار اولیه بیش از 60% بهبود توان را نشان می‌دهد. نتایج تحلیل‌های Monte Carlo و بررسی در گوشه‌های دمایی و فرآیند، عملکرد مناسب ساختار پیشنهادی را تضمین می‌کند شناسه افزوده : رضایی ده سرخ ، حمیدرضا، استاد راهنما لینک ثابت رکورد: ../opac/index.php?lvl=record_display&id=24809 زبان مدرک : فارسی

 فهرست موجودی مدرک

شماره ثبت	شماره بازیابی	نام عام مواد	محل نگهداری	بخش	وضعیت ثبت	وضعیت امانت
499پ	499پ	پایان‌نامه	کتابخانه سجاد	برق	اسناد مرجع	غیر قابل امانت

 نظرهای کاربران درباره این مدرک

تعداد نظرات کاربران :0 . برای افزودن نظر خود کلیک نمایید.

رای شما : بدون امتیاز بد ضعیف خوب بسیار خوب جذاب

موضوع

شرح نظر شما

طراحی تقویت کننده کم نویز باند فراپهن CMOS (1394) / پورجعفریان ، معصومه، نویسنده

نوع مدرک: متون چاپی سرشناسه پورجعفریان ، معصومه، نویسنده عنوان : طراحی تقویت کننده کم نویز باند فراپهن CMOS تکرار نام مولف : معصومه پورجعفریان سال نشر : 1394 صفحه شمار: 74ص شناسه افزوده : مافی نژاد ، خلیل (1326)، استاد راهنما رضایی ده سرخ ، حمیدرضا، استاد راهنما چکیده : در این پایان نامه، طراحی تقویت کننده کم نویز باند فراپهن در پهنای باند 3/1GHz تا 10/6GHz با هدف رسیدن به کم ترین نویز ممکن انجام شده است و سه ساختار متفاوت برای UWB LNA پیشنهاد شده است. اولین ساختار پیشنهادی که با استفاده از Advanced Design system در فناوری TSMC 0.18-µm CMOS شبیه سازی شده است. شامل دو طبقه کسکود و یک طبقه خروجی است با بهره 131/8 db و نویز فیگر db 0/59+3/71 در پهنای باند 2/7 GHz تا 11/6 GHz . ساختار دوم در Cadence Spectre RF و با فناوری TSMC 0.18-µm CMOS شبیه سازی شده است. این LAN بهره 8/89  1/59 dB و نویز فیگر 4/52  1/25 dBبه دست آورده است. در ساختار پیشنهادی دوم به منظور کاهش نویز القایی بدنه به درین، سورس و بدنه هر ترانزیستور با یک مقاومت بزرگ به یکدیگر متصل شده اند.این کاهش نویز با روابط ریاضی و شبیه سازی اثبات شده است.سومین ساختار پیشنهادی نیز در Cadence Spectre RF و با استفاده از دو فناوری TSMC 90-nm CMOS ٍ TSMC 0.18-µm CMOS شبیه سازی شده است. این ساختار در هردو فناوری عملکرد بسیار خوبی دارد.در 180 nm علاوه بر بهره بالا،‌نویز فیگر بسیار کمی به دست می آوردکه یکی از کم ترین مقادیر گزارش شده برای نویز فیگر در پنای باند وسیع محسوب می شود. بهره و نویز فیگر این LAN به ترتیب 2/53  1/16 dB ٍ 12/5  1/3 dB در باند فرکانسی 3 GHz تا 10 GHz هستند. در 90 nm برای ولتاژ 1/2 V بهره 13/52  1/37 dB و نویز فیگر 3/49  1/24 dBدر پهنای باند 11/7 GHz تا3 GHz و برای ولتاژ 1 V بهره 11/35  1/5 dB و نویز فیگر 10 GHz تا3 GHz در3/29  1/12 dB نتیجه شده است لینک ثابت رکورد: ../opac/index.php?lvl=record_display&id=14293 زبان مدرک : فارسی

 فهرست موجودی مدرک

شماره ثبت	شماره بازیابی	نام عام مواد	محل نگهداری	بخش	وضعیت ثبت	وضعیت امانت
214پ	214پ	پایان‌نامه	کتابخانه سجاد	برق - مخابرات	اسناد مرجع	غیر قابل امانت

 نظرهای کاربران درباره این مدرک

تعداد نظرات کاربران :0 . برای افزودن نظر خود کلیک نمایید.

رای شما : بدون امتیاز بد ضعیف خوب بسیار خوب جذاب

موضوع

شرح نظر شما

طراحی و ساخت دستگاه دیالیز صفاقی (1397) / نیک بخت ، امین، نویسنده

نوع مدرک: متون چاپی سرشناسه نیک بخت ، امین، نویسنده عنوان : طراحی و ساخت دستگاه دیالیز صفاقی : امین نیک بخت سال نشر : 1397 صفحه شمار: 52 ص یادداشت امروزه افراد زیادی درگیر نارسایی‌های کلیوی هستند. از استراتژی‌های جایگزینی کلیه در بیماران مبتلا به نارسایی کلیه می‌توان به دیالیز صفاقی یا Peritoneal dialysis (PD) اشاره کرد. این روش برای بیمارانی که در صف پیوند کلیه هستند و یا به دلایلی نمی¬توانند از همودیالیز استفاده کنند، مناسب است. در این پروژه یک سایکلر (Cycler) طراحی‌شده که می¬تواند به‌صورت هوشمند روش¬¬های مرسوم CCPD، IPD، PD+ و TIDAL دیالیز صفاقی را با استفاده از کیسه سرم تولیدشده در داخل کشور انجام ¬دهد. پمپ سرم سایکلر ساخته‌شده در عین سادگی دقت بالایی دارد. در طراحی این پمپ از مکانیسم Direct drive استفاده‌شده که استهلاک پایین و قابلیت اطمینان بالایی داشته و نیاز به نگهداری خاصی ندارد. برای راحتی بیشتر بیمار، سایکلر طراحی‌شده دمای محلول دیالیز را قبل از تزریق با دمای بدن تنظیم می¬کند. ابعاد کلی دستگاه طراحی‌شده 400×290×190mm است که نسبت به موارد تجاری مشابه فضای کمتری اشغال می¬کند. دستورالعمل مراحل درمان و بروز خطاهای احتمالی از طریق رابط کاربری به بیمار اطلاع داده می¬شود. در صفحه‌نمایش دستگاه، روش‌های حل خطاهای احتمالی نیز به بیمار اطلاع داده می¬شود و نیاز به حضور پرستار را تا حد زیادی کاهش می‌دهد. قیمت سایکلر طراحی‌شده نسبت به نمانام‌های تجاری مشابه خود بسیار پایین¬تر است و گزینه مناسبی برای تمام بیمارانی است که نمی¬توانند از عهده هزینه‌های سرسام¬آور سایکلرهای Baxter و Fresenius و سرم¬های مصرفی آن برآیند شناسه افزوده : رضایی ده سرخ ، حمیدرضا، استاد راهنما لینک ثابت رکورد: ../opac/index.php?lvl=record_display&id=24597 زبان مدرک : فارسی

 فهرست موجودی مدرک

شماره ثبت	شماره بازیابی	نام عام مواد	محل نگهداری	بخش	وضعیت ثبت	وضعیت امانت
428پ	428پ	پایان‌نامه	کتابخانه سجاد	برق - الکترونیک	اسناد مرجع	غیر قابل امانت

 نظرهای کاربران درباره این مدرک

تعداد نظرات کاربران :0 . برای افزودن نظر خود کلیک نمایید.

رای شما : بدون امتیاز بد ضعیف خوب بسیار خوب جذاب

موضوع

شرح نظر شما

طراحی و شبیه سازی تقویت کننده عملیاتی کم نویز با آفست کم با استفاده از تکنیک برشگر تثبیت شده (1397) / زال ، وحید، نویسنده

نوع مدرک: متون چاپی سرشناسه زال ، وحید، نویسنده عنوان : طراحی و شبیه سازی تقویت کننده عملیاتی کم نویز با آفست کم با استفاده از تکنیک برشگر تثبیت شده تکرار نام مولف : وحید زال سال نشر : 1397 صفحه شمار: 57ص یادداشت از طرف دیگر، با روند کاهش ابعاد طراحی های مدار های مجتمع، سطح ولتاژ تغذیه مدار، در حال کمتر شدن است. این امر نیز باعث افزایش چالش های طراحی تقویت کننده های عملیاتی می شود. که از جمله می توان به کاهش ذخیره سازی ولتاژ، کاهش حالت مشترک و تفاضلی دامنه سیگنال ورودی اشاره کرد. این مسئله همراه با کاهش سطح نویز نیست و باید نسبت سیگنال به نویز افزایش یابد. برای حل این چالش، علاوه بر استفاده از روش کاهش نویز، با استفاده از دو زوج ورودی NMOS و PMOS، از قابلیت Rail-to-Rail دریافت سیگنال ورودی نیز استفاده شده است تا علاوه بر کاهش نویز، دامنه ولتاژ حالت مشترک ورودی نیز افزایش یابد. ساختار پیشنهادی با تکنولوژی استاندارد CMOS 180nm طراحی و شبیه سازی شده است. دامنه ولتاژ حالت مشترک ورودی از صفر ولت تا مقدار ولتاژ تغذیه مدار که 1.8V است، می باشد. مقدار جریان مصرفی این ساختار 12.8µA می باشد. فرکانس کلید زنی چاپر 50kHz می باشد. با استفاده از روش کاهش نویز، مقدار چگالی طیفی ولتاژ نویز تا 45nV/√Hz کاهش می یابد شناسه افزوده : مافی نژاد ، خلیل (1326)، استاد راهنما رضایی ده سرخ ، حمیدرضا، استاد راهنما لینک ثابت رکورد: ../opac/index.php?lvl=record_display&id=25407 زبان مدرک : فارسی

 فهرست موجودی مدرک

شماره ثبت	شماره بازیابی	نام عام مواد	محل نگهداری	بخش	وضعیت ثبت	وضعیت امانت
610پ	610پ	پایان‌نامه	کتابخانه سجاد	برق	اسناد مرجع	غیر قابل امانت

 نظرهای کاربران درباره این مدرک

تعداد نظرات کاربران :0 . برای افزودن نظر خود کلیک نمایید.

رای شما : بدون امتیاز بد ضعیف خوب بسیار خوب جذاب

موضوع

شرح نظر شما

طراحی مبدل سطح ولتاژبرای مدارات دیجیتال / هادیزاده ، علیرضا، نویسنده

نوع مدرک: متون چاپی سرشناسه هادیزاده ، علیرضا، نویسنده عنوان : طراحی مبدل سطح ولتاژبرای مدارات دیجیتال تکرار نام مولف : علیرضا هادیزاده صفحه شمار: 55ص یادداشت چکیده: کاهش ولتاژ تغذیه یکی از مؤثرترینروش‌های کاهش توان دینامیک و توان اتصال کوتاه در مدارات دیجیتال است.از طرف دیگر، در مدارات آنالوگ این منبع تغذیه کوچک،نه‌تنها حساسیت بلوک های آنالوگ را به نویز افزایش می دهد بلکه محدوده دینامیکی را کاهش داده و باعث می‌شودپیاده‌سازیسوئیچ‌های آنالوگ دشوار شود. ازاین‌رو، در مدارهای با سیگنالمخلوط و سرعت متوسط و یا در مدارات دیجیتال بابلوک‌های با سرعت‌های مختلف، بکارگیری دو یا چند منبع ولتاژ تغذیه با پتانسیل¬های مختلف، از دیدگاه تلفات توان، سودمند است. بااین‌حال، بین بخشی که دارای یک منبع تغذیه ولتاژ پایین(VDDL) است و بخش دیگر که ولتاژ تغذیه بالا(VDDH) دارد یک Level shifter ولتاژ نیاز است تا سطح منطقی را از VDDLبه VDDHبا کمترین توان تلفاتی اضافی و تأخیر تبدیل کند. بنابراین، تلاش‌های متعددی برای کاهش توان تلفاتی و زمان تأخیر برای مبدل‌های سطحگزارش‌شده است. تکنیک استفاده از چند ولتاژ آستانه و تکنیک استفاده از چند ولتاژ تغذیه دو تکنیک پرکاربرد برای کاهش توان مصرفی مدارات دیجیتال بدون کاهش محسوس سرعت است. در صورت استفاده از تکنیک چند ولتاژ تغذیه، برای انتقال سیگنال از مدارهای با منبع تغذیه کمتر به مدارهای با منبع تغذیه بالاتر به مدارهای تغییردهنده سطح ولتاژ به‌عنوان مدارهای واسط نیاز است. در این تحقیق مدارات تغییردهنده سطح ولتاژ موردبررسیقرارگرفته است که ازنظر توان مصرفی و تأخیر نسبت به مدارهای دیگر دارای مزیت است. در این پژوهش، دو مدار تبدیل سطح کم‌مصرفپیشنهادشده است که قابلیت تبدیل ولتاژ ورودی به‌شدت پایین را به ولتاژ خروجی بالا را دارد. دو ساختار پیشنهادی، شامل یک پیش تقویت کننده از نوع مدار تصحیح خطای منطق و یک لچ (Latch) است. پیش تقویت کننده، سیگنال های تقویت‌شده مکمل را تولید می کند و در طبقه لچ، آن ها به سیگنال خروجی با نوسانات کامل (Full-Swing) تبدیل می شود. به‌منظور جلوگیری از تلف شدن توان استاتیک، در ساختار پیشنهادی از یک مولد جریان استفاده می شود که فقط در طول زمان انتقال سطح روشن می‌شود. نتایج شبیه سازی نشان می دهد که مدارهای پیشنهادی در تکنولوژی 0.18µm CMOS می¬توانند به‌صورت صحیح ولتاژ ورودی 0.18 V و 0.15 V را به ولتاژ خروجی 1.8 V تبدیل کند. حاصلضرب توان مصرفی در تأخیر و زمان تأخیر انتشار در اولین تبدیل¬کننده سطح ولتاژ پیشنهادی، 121.98 nW.ns و 46.56 ns و در دومین ساختار پیشنهادی 291.96 nW.ns و 2.9 nsاست،هنگامی‌که ولتاژ ورودی، ولتاژ خروجی و فرکانس پالس ورودی به ترتیب 0.45 V، 1.8 V و 1 MHz باشد. طرح¬بندی (Layout) در اولین ساختار پیشنهادی اجرا شد و مساحت اشغال شده 35µm×7.5µm می-باشد. همچنین برای این ساختار نتایجpost layout simulationنیز گزارش شده است. در اولین تبدیل کننده سطح ولتاژ پیشنهادی تحلیل مونت کارلو در سه حالت انجام و آنالیز گردیده است. در دومین ساختار پیشنهادی مقایسه بین نتایج حاصل شده و ساختارهای دیگر به صورت نمودار درج شده و همچنین عملکرد مدار بصورت تحلیل مونت کارلو بررسی شده است شناسه افزوده : رضایی ده سرخ ، حمیدرضا، استاد راهنما لینک ثابت رکورد: ../opac/index.php?lvl=record_display&id=15297 زبان مدرک : فارسی

 فهرست موجودی مدرک

شماره ثبت	شماره بازیابی	نام عام مواد	محل نگهداری	بخش	وضعیت ثبت	وضعیت امانت
277پ	277پ	پایان‌نامه	کتابخانه سجاد	برق	اسناد مرجع	غیر قابل امانت

 نظرهای کاربران درباره این مدرک

تعداد نظرات کاربران :0 . برای افزودن نظر خود کلیک نمایید.

رای شما : بدون امتیاز بد ضعیف خوب بسیار خوب جذاب

موضوع

شرح نظر شما

طراحی و پیاده¬سازی مدار اندازه¬گیری امپدانس بافت با استفاده از تقویت¬کننده کوپلاژ خازنی و جریان تزریقی شبه¬سینوسی (1397) / شمسکی ، علی، نویسنده

نوع مدرک: متون چاپی سرشناسه شمسکی ، علی، نویسنده عنوان : طراحی و پیاده¬سازی مدار اندازه¬گیری امپدانس بافت با استفاده از تقویت¬کننده کوپلاژ خازنی و جریان تزریقی شبه¬سینوسی : علی شمسکی سال نشر : 1397 صفحه شمار: 96ص یادداشت چکیده امروزه دستگا‌ه‌های مانیتورینگ پارامترهای سلامتی بسیار مورد توجه محققین قرار¬دارند. از این سیستم‌ها به ویژه در تشخیص بیماری‌ها و نشانه‌های اولیه آن‌ها بسیار استفاده می‌شود. در سال‌های اخیر، دستگاه‌های زیادی جهت اندازه‌گیری میزان ضربان قلب و تنفس طراحی‌شده‌اند. علاوه بر آن تلاش محققین جهت طراحی سیستم‌هایی که بتواند پارامترهایی از قبیل SpO2 ، ECG ، فشار‌خون، امپدانس بافت...را اندازه‌گیری کند، روزبه‌روز افزایش می‌یابد. یکی از مهم‌ترین پارامترهایی که جهت مانیتورینگ پارامترهای سلامتی بدن مورد استفاده قرار می‌گیرد، امپدانس بافت است. دلیل این مسئله این است که بافت‌های بیولوژیکی بدن، هدایت الکتریکی دارند، و این هدایت در اثر عوامل مختلف، ممکن است تغییر کند. با مانیتور کردن تغییرات امپدانس بافت¬های بدن، می¬توان به برخی نشانه¬های بیماری¬ها پی¬برد. به عنوان مثال هنگامی که کم‌خونی رخ می‌دهد، امپدانس ماهیچه قلب هم در اندازه و هم در فاز تغییر می‌کند. همچنین از این پارامتر، می‌توان جهت مانیتورینگ عملکرد شش‌ها، تشخیص سرطان پستان و انواع سرطان پوست استفاده کرد. مبنای روش جهت اندازه¬گیری امپدانس بافت بدین¬صورت است که با قرار دادن چهار الکترود بر روی بافت، ابتدا از دو الکترود خارجی جریانی به داخل بافت تزریق کرده و سپس با اندازه‌گیری ولتاژ خوانده‌شده بین دو الکترود میانی، امپدانس بافت اندازه‌گیری می‌شود. امپدانس بافت دارای قسمت حقیقی و موهومی می¬باشد. بسته به کاربرد، می¬توان از قسمت حقیقی و یا موهومی جهت تشخیص بیماری¬ها استفاده کرد. در روش¬های امروزی با اندازه¬گیری و تقویت ولتاژ حاصل از تزریق جریان به بافت، اغلب با استفاده از مدولاسیون I/Q ، قسمت حقیقی از موهومی جدا می¬شود. در این پژوهش، یک سیستم اندازه¬گیری امپدانس جهت پیش¬بینی قلب¬ مبتلا به اسکیمی، معرفی می¬گردد. سیستم به صورت کامل مجتمع بوده و دارای سه قسمت اصلی شامل منبع جریان، تقویت¬کننده جهت اندازه¬گیری و تقویت ولتاژ و یک مبدل آنالوگ به دیجیتال می¬باشد. کانال اندازه¬گیری امپدانس از قسمت¬های I/Q جهت جداسازی قسمت¬های حقیقی و موهومی استفاده می¬کند. جداسازی قسمت حقیقی و موهومی با استفاده از تکنیک نمونه¬برداری انجام می¬شود. همچنین با استفاده از کالیبراسیون، دقت اندازه¬گیری امپدانس افزایش یافته¬است. مدار پیشنهادی از مزایای ساختار تقویت¬کننده ابزار دقیق با کوپلاژ خازنی (CCIA) شامل حذف ذاتی DC ورودی، توان پایین، نویز کم و خطینگی بالا بهره می¬برد. این مدار در تکنولوژی 180 نانومتر با منبع تغذیه 1.8 ولت پیاده¬سازی شده¬است. جریان تزریق شده به صورت شبه¬سینوسی با دامنه 2 µAp-p و فرکانس 1 kHz است. مدار پیشنهادی قابلیت استخراج امپدانس در رنج 0.01-2.5 kΩ را دارد. توان مصرفی مدار پیشنهادی 24.5 میکرو وات می¬باشد شناسه افزوده : رضایی ده سرخ ، حمیدرضا، استاد راهنما لینک ثابت رکورد: ../opac/index.php?lvl=record_display&id=24748 زبان مدرک : فارسی

 فهرست موجودی مدرک

شماره ثبت	شماره بازیابی	نام عام مواد	محل نگهداری	بخش	وضعیت ثبت	وضعیت امانت
474پ	474پ	پایان‌نامه	کتابخانه سجاد	برق	اسناد مرجع	غیر قابل امانت

 نظرهای کاربران درباره این مدرک

تعداد نظرات کاربران :0 . برای افزودن نظر خود کلیک نمایید.

رای شما : بدون امتیاز بد ضعیف خوب بسیار خوب جذاب

موضوع

شرح نظر شما

کالیبراسیون مبدل آنالوگ به دیجیتال SAR به منظور افزایش محدوده نرخ نمونه برداری (1395) / نقیب زاده ، عباس، نویسنده

نوع مدرک: متون چاپی سرشناسه نقیب زاده ، عباس، نویسنده عنوان : کالیبراسیون مبدل آنالوگ به دیجیتال SAR به منظور افزایش محدوده نرخ نمونه برداری تکرار نام مولف : عباس نقیب زاده سال نشر : 1395 صفحه شمار: 82ص یادداشت چکیده: هدف از انجام پروسه کالیبراسیون، غلبه بر برخی خطاهای ذاتی و ناشی از پروسه ساخت موجود در سیستم، به‌منظور افزایش دقت عملکرد مبدل در یک سرعت تبدیل مشخص می باشد. همچنین با استفاده از این تکنیک میتوان برای دستیابی به یک دقت و سرعت مشخص، مبدلهایی با هزینه و توان مصرفی کمتر طراحی نمود. با توجه به این موضوع که کالیبراسیون فرایندی مجزا از عملکرد عادی مبدل داده است، بر اساس زمان اجرای این فرایند نسبت به عملکرد عادی مبدل، روش‌های کالیبراسیون به دو نوع کلی پیش‌زمینه و پس‌زمینه تقسیم‌بندی می‌شوند. در کالیبراسیون به روش پیش‌زمینه، فرجه زمانی مشخصی برای انجام فرایند کالیبراسیون در نظر گرفته می‌شود. بدین ترتیب که در این بازه زمانی، عملکرد عادی مبدل که تبدیل سیگنال ورودی آنالوگ به داده خروجی دیجیتال معادل آن است، متوقف می‌شود. درروش پس‌زمینه، زمان مجزایی برای اندازه‌گیری و اصلاح خطا در نظر گرفته نمی‌شود بلکه این کار در طی عملکرد معمول مبدل صورت می‌پذیرد. بنابراین کالیبراسیون در طی عملکرد مبدل، مرتباً به آن اعمال‌شده و درنتیجه قادر به دنبال نمودن و تصحیح خطاهای حاصل از تغییر شرایط محیطی، افت تغذیه و یا کهنگی می‌باشد. مبدل‌های آنالوگ به دیجیتال SAR به دلیل داشتن مزایایی ازجمله توان مصرفی کم، رزولوشن مناسب و سرعت خوب به‌صورت گسترده در مدارات الکترونیکی مورد استفاده قرار می‌گیرند. با توجه به این موضوع کالیبراسیون این مبدل‌ها در چند سال اخیر به‌منظور افزایش راندمان موردتوجه قرارگرفته است. از جمله خطاهای موجود در مبدل¬های آنالوگ به دیجیتال SAR می¬توان به عدم تطابق خازنی، جریان های نشتی و نشست ناقص اشاره کرد. برای تصحیح خطای عدم تطابق خازنی که به علت وجود خطا در هنگام ساخت خازن¬ها بوجود می¬آید می¬توان از روش¬های کالیبراسیون Self Calibration، کالیبراسیون دیجیتالی On Chip و… استفاده نمود. وجود جریان¬های نشتی و نشست ناقص DAC محدوده نرخ نمونه برداری مبدل های آنالوگ به دیجیتال SAR را به ترتیب در نرخ¬های نمونه برداری پایین و بالا محدود می کند. در این پژوهش از روش کالیبراسیونی استفاده‌شده که به صورت Background عمل کرده و علاوه بر اینکه محدوده نرخ نمونه¬برداری مبدل SAR را افزایش می دهد می-تواند اثرات ناشی از تغییرات دما بر روی جریان های نشتی را نیز در حین کار مبدل جبران سازی نماید. شبیه سازی مدار پیشنهاد شده در تکنولوژی 90nmو ولتاژ تغذیه 1.2 ولت صورت گرفته است تا تاثیر جریان¬های نشتی در تکنولوژی¬های جدیدتر بهتر نمایان گردد. در نرخ نمونه برداری 20 kS/s و در حالت بدون کالیبراسیون پارامترهای SNDR، ENOB و FOM به ترتیب برابر 36.47dB، 3.05 bit و pJ/Convesion 2805.55 اندازه گیری شده است. با استفاده از روش کالیبراسیون اعمالی و استفاده از 3 خازن، پارامتر SNDR تا 51.27dB افزایش داشته و ENOB نیز تا مقدار 4.42 bit بهبود می یابد. با توجه به بهبود دو پارامتر ذکر شده، FOM مدار نیز تا مقدارpJ/Convesion 738.33 کاهش می یابد که نشان از تاثیر مثبت این روش کالیبراسیون دارد. البته با توجه به افزایش المان های مدار توان مصرفی از 3.03 µW به 4.4 µW افزایش یافته است شناسه افزوده : رضایی ده سرخ ، حمیدرضا، استاد راهنما لینک ثابت رکورد: ../opac/index.php?lvl=record_display&id=18175 زبان مدرک : فارسی

 فهرست موجودی مدرک

شماره ثبت	شماره بازیابی	نام عام مواد	محل نگهداری	بخش	وضعیت ثبت	وضعیت امانت
291پ	291پ	پایان‌نامه	کتابخانه سجاد	برق - الکترونیک	اسناد مرجع	غیر قابل امانت

 نظرهای کاربران درباره این مدرک

تعداد نظرات کاربران :0 . برای افزودن نظر خود کلیک نمایید.

رای شما : بدون امتیاز بد ضعیف خوب بسیار خوب جذاب

موضوع

شرح نظر شما